同步FIFO和异步FIFO各在什么情况下应用

yuanpin318

Sync fifo is simpler, but some times if write  and read  clock is async, and you have budget, you can use async.

shenhuijun

原帖由 raul_777_h 于 2008-4-14 14:57 发表

                               
登录/注册后可看大图

我有个想法，不知道可不可行。
即使两个异步的读写信号，我们也可以先不它们同步在一个clockdomain里（clock快的那个）。同时保证data进fifo时不会发生变化，dada出fifo后被下一个clock用的时候数据也不会发生变化。 ...

你说的意思是不是先将信号同步在一个时钟内，然后用同步FIFO来完成数据的传递？？

w_alex

原帖由 lling65 于 2007-3-28 16:25 发表

                               
登录/注册后可看大图

同步和异步的概念电子书上都有，同步fifo就是写时钟和读时钟相同，而异步fifo就是写和读时钟不同，有两个时钟，属于跨时钟问题

同意

aguilzu00

When the input and out data are in two clock domains, you should use asy-FIFO, otherwise, sychronous FIFO is enough.

zhuaijay

1# wayong
谢谢了~~~收下了~~

captainjiang

当读写时钟不一致时用异步的 ！

cffyh

怎样用verilog代码描述一个异步的fifo呢，单纯的用寄存器能实现吗？

yzseu

学习中……

yzseu

学习中……

seasia715

用哪个都可以，看自己的设计，很多时候同步fifo和异步fifo都可以用，可以把一个时钟域先转换到另一个时钟域再用同步fifo缓存，也可以直接用异步fifo这样不需要先转换时钟域