在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wayong

同步FIFO和异步FIFO各在什么情况下应用

[复制链接]
发表于 2011-12-23 10:39:39 | 显示全部楼层




我有个想法,不知道可不可行。
即使两个异步的读写信号,我们也可以先不它们同步在一个clockdomain里(clo ...
raul_777_h 发表于 2008-4-14 14:57




回复  raul_777_h
是可行的,实际上很多公司设计的异步桥都是使用的这种设计思路。
bingoyee 发表于 2011-12-12 13:54



我很支持上面三种说法,其实他们的说法也是一致的:采用异步FIFO的情况下也是可以用同步FIFO来实现的。
在《Verilog HDL高级数字设计》一书中的第456页的例9.10就是采用了同步FIFO处理跨时钟域问题。
发表于 2011-12-23 13:05:08 | 显示全部楼层
读写时钟相同,就用同步FIFO
读写时钟不同,就用异步FIFO
发表于 2012-6-11 16:40:22 | 显示全部楼层
看了大家的讨论,还是没有完全明白。

既然时钟是同步的,为什么还要同步FIFO呢?用同步FIFO与不用同步FIFO,会有什么差别?

谢谢!
发表于 2012-6-12 14:16:06 | 显示全部楼层
异步fifo实际中用到的也很多,主要是跨时钟域,也是必须掌握的,空满几乎空几乎满的判定以及burst读写,fifo的深度选择等,建议揣摩下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-20 09:43 , Processed in 0.014902 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表