在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5924|回复: 4

[求助] 求助 关于xilinx IP核 rapid io( SRIO)的问题

[复制链接]
发表于 2012-6-12 11:22:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
希望有心人可以帮帮我
  目前遇到的问题是:想用FPGA当发起者,在xilinx自带的核实例中带有一个例子是initial 模块
但是其中tickle 模块是基于VIO核,现在需要把其中的VIO去了采用NWRITE模式发数据。但经过尝试改了好多次都没有改好
希望可以得到帮助,也可以是有偿的 谢谢
邮箱是lyd304150939@126.com
QQ304150939
希望回帖时留下联系方式
谢谢
发表于 2012-6-12 12:31:48 | 显示全部楼层
自己写个发送机制就行了吧,没必要使用其自带的例子发啊!
发表于 2012-6-12 16:20:30 | 显示全部楼层
inital 模块只能在仿真中出现,在源代码中是不能被综合的
 楼主| 发表于 2012-6-12 20:27:41 | 显示全部楼层
回复 2# zhangbinsniper


    谢谢  可是发送机制比较复杂啊 ,必须很好的理解时序和协议才可以啊  ,我是想把那个虚拟VIO核换了,也就是Tickler模块换了,
但是有问题啊,还请指教啊
 楼主| 发表于 2012-6-12 20:32:23 | 显示全部楼层
回复 3# 陶志妖妖


        谢谢,你是说的测试程序的吧,能留下方式吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 21:54 , Processed in 0.023746 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表