设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › DDR2 DDR3 constraint note

发新帖

查看: 1949|回复: 0

DDR2 DDR3 constraint note

发表于 2016-7-14 15:02:27 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

说明：

有一些constraint根项目相关，且不包含initial时的MRS设定
绝大部分的AC timing参数都通过script从catalog中提取出来，然后反过来constraint其它的变量，从catalog提取的参数有：

sd_banks	ra_addr	ca_addr	tck	tccd_cnt	trtp_cnt	twtr_len	tmod_len
txsdll_len	trp_len	tmrd_len	trc_len	trfc_len	trefi	trrd_len	trcd_len
tras_min	tras_max	tras_len	tfaw_len	twr_len	tzqcs_len	mem_speed	tdllk
tmprr	twlo	twlmrd	txpr	tzqinit	tzqcl_len	tzqoper	tckesr
tcksre	tcksrx

DDR2 Constraint

MR0

由于synopsys DDR2 VIP v2016.06好像还有些问题，write_recovery以及cas_latency不是按jedec spec全随机。

登录/注册后可看大图

登录/注册后可看大图

MR1

登录/注册后可看大图

DDR3 constraint

MR0

登录/注册后可看大图

登录/注册后可看大图

登录/注册后可看大图

MR1

登录/注册后可看大图

MR2

登录/注册后可看大图

Post decoding

登录/注册后可看大图

登录/注册后可看大图

登录/注册后可看大图

initial, 项目

相关帖子

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-27 14:50 , Processed in 0.022015 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表