请教大伙：c程序如何调用verilog模块联合仿真验证

zeusyi

大概的意思就是：我们现在手中有C语言实现的一个完整程序，当然有很多很多模块组成现在我们先将其中一个小模块用硬件来替换实现
我们准备用verilog来作设计，那么在仿真验证时，有什么方法可以用c来调用verilog模块
这样就可以轻松地确定verilog设计是否有错了？

如果没有直接的调用方法，那么请问还有什么比较合适的解决方案

先谢谢大家了

poiu_elab

pli 或者直接输出个文件

solarwafer

环境可以用verilog，但是testcase 可以是用C

zeusyi

版主能再说的详细点么？
C 和 verilog怎么联系上？
是poiu_elab兄说的PLi么？

zeusyi

“直接输出个文件”的意思是说：c 输出到文件供 verilog的仿真程序调用，verilog的输出也一样供c程序处理
对么？

但是，有个疑问，用什么环境可以让两者同步匹配的运行啊？总不能我先手动执行c程序，再跑手动仿真，再手动执行c，这么弄效率太低了，如果二者数据交换频繁，那就麻烦了！！

tiangua

使用PLI或者DPI。
IEEE的手册里面有，仿真软件的例子里面也有。

用C产生数据，用verilog执行，也是可行的。使用脚本控制没有效率不效率的。

poiu_elab

对 来回调用用脚本很容易搞定
pli写起来调试还是很辛苦的 用一些系统任务来回传数据就好了

zongkai2003

回复 5# zeusyi


    给C和Verilog同样的输入，然后把他们的输出结果放到文件里，比较两个结果。