设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请问高手MATLAB与VERILOG的问题
12下一页
返回列表 发新帖
查看: 4675|回复: 13

请问高手MATLAB与VERILOG的问题

[复制链接]
xiazgjay
发表于 2007-11-25 16:13:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
当用MATLAB的simulink做DSP系统时候，可以将模型转换为VHDL语言，请问能否转换为VERLOG语言
模型

相关帖子
回复

举报

smr1113
发表于 2007-11-29 08:42:19 | 显示全部楼层
不可以。。 希望以后可以
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

冰河世纪
发表于 2007-12-18 14:32:00 | 显示全部楼层
刚开始学习
一起努力
回复 支持 反对

举报

052021502
发表于 2008-2-13 13:25:36 | 显示全部楼层
据我所知 还不能
回复 支持 反对

举报

hewei
发表于 2008-2-14 10:35:40 | 显示全部楼层
路过看看。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hewei
发表于 2008-2-14 10:45:07 | 显示全部楼层
定一个。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

hewei
发表于 2008-2-14 10:45:55 | 显示全部楼层
支持一下。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hewei
发表于 2008-2-14 10:52:33 | 显示全部楼层
支持支持。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

hewei
发表于 2008-2-14 11:00:17 | 显示全部楼层
我顶一个。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hewei
发表于 2008-2-14 11:04:42 | 显示全部楼层
对的等等等等
回复 支持 反对

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 18:54 , Processed in 0.027667 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表