设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › function能综合么？

发新帖

查看: 3032|回复: 8

[讨论] function能综合么？

发表于 2012-6-15 13:14:24 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

function能综合么？

相关帖子

回复

发表于 2012-6-15 13:23:18 | 显示全部楼层

可以, 综合出来就是组合逻辑

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-6-15 13:59:44 | 显示全部楼层

当然可以，同楼上

回复支持反对

发表于 2012-6-15 14:05:52 | 显示全部楼层

可以的。按照组合逻辑。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-6-16 21:43:03 | 显示全部楼层

能综合，但不推荐RTL中使用function，尽量避免用。
因为如果function写得不好，比如function内case语句里的分支没写全、有if没有else，综合时不会生成latch，仍是组合电路；没写的分支会按返回0被综合；而且最严重的是，DC不会报warning。Formality会报一个Warning，但不会造成verify失败。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-6-16 23:03:40 | 显示全部楼层

可以综合的。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-6-17 11:02:47 | 显示全部楼层

当然可以，不过用function对以后调整时序可不利啊，尤其当功能复杂时

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-6-17 18:53:47 | 显示全部楼层

[quote能综合，但不推荐RTL中使用function，尽量避免用。
因为如果function写得不好，比如function内case语句里的分支没写全、有if没有else，综合时不会生成latch，仍是组合电路；没写的分支会按返回0被综合；而且最严重的是，DC不会报warning。Formality会报一个Warning，但不会造成verify失败。
orlye 发表于 2012-6-16 21:43

登录/注册后可看大图

[/quote]

即便综合时不生成latch返回0，那在RTL仿真时也是一样的吧。如果这样的function在RTL仿真时可以通过，那拿来综合也不会有问题。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-6-17 21:50:26 | 显示全部楼层

[quote能综合，但不推荐RTL中使用function，尽量避免用。
因为如果function写得不好，比如function内case ...
Timme 发表于 2012-6-17 18:53

登录/注册后可看大图

RTL是像latch一样，维持值不变；综合后就按返回零，综合前后仿真结果不一样的。你可以试一下。

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 15:38 , Processed in 0.043167 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表