求助 啊

revers05

仿真的始终产生要在testbench里面写，不要在代码里写产生时钟，引个端口进来就ok啦
产生始终的方式（我自己的）
initial   clk = 1‘b1；
always #20 clk=~clk；
用上面的这两句就ok啦，亲

wanganyin

回复 10# sh_dong1
是啊，在modelsim中可以生成，在quartus中报错，并且不能生成方波。

wanganyin

我自己来回来吧，这个语句是不可综合的。用单纯的仿真时可以实现的，但是一旦综合就不行，硬件完成不了这样的电路。