modelsim仿真和chioscope验证的波形不同的原因

recorner

如题，可能各位大神觉得问题没有针对性，我就是想知道大家有没有遇到过这样的问题，在什么情况下，和解决办法。

tiangua

latch, 宏....

tigerjade

chipscope里有很多时序问题需要考虑，不能保证其时序和仿真时完全一样。

eaglelsb

出现这样的情况并不奇怪，很常见的事情。
最首先的，你能保证你的TB与上板环境一致吗？case之类的， 或者更基本一点，你的时钟、复位、跨时钟域等有没检查过？比如将信号拉至test pin用示波器测下波形？

chipscope也是用时钟检测的，你先得保证采样时钟没有问题， 然后再继续做些基础检查，看最简单的功能是否正常，再来检查更高层功能不一致的原因。

duan_dzj

如果条件正确，modelsim后仿应该和chipscope没有本质区别哦。