在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5742|回复: 3

[讨论] 多通道的AD采样如何做到数据同步?

[复制链接]
发表于 2012-4-26 14:47:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
板子上面有两个AD,这两个AD分别有时钟输出,在布线上两路时钟走线的误差大约在10mm之内,如何在FPGA中将这两路数据同步起来?
FPGA的时钟和AD的输入时钟是同源的,但是AD的输入时钟还经过了一个额外的时钟驱动芯片,两边的时钟应该是不完全一样的。
 楼主| 发表于 2012-4-30 10:12:54 | 显示全部楼层
没人回答吗,高手指点一下啊
发表于 2012-6-5 22:12:00 | 显示全部楼层
通过多个双时钟FIFO复接就可以完成多路AD数据的同步
发表于 2012-6-5 22:33:22 | 显示全部楼层
板上10mm长度差造成的skew完全可以忽略。根据ADC Datasheet中的output delay信息,在FPGA综合器上作好相应的input delay时序约束即可。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 23:46 , Processed in 0.022389 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表