对Quartus中的原理图进行仿真用神马方法比较好？

萤火虫和小白

大背景：已在Quartus中用原理图的方法设计好了电路图（一个简单的MCU，含有很多基本小模块）
           我的任务是对其进行仿真（功能仿真即可）
           老板希望我可以不用波形来仿真，觉着这样麻烦；希望我用verilog编写测试文件
           我使用的Quartus是9.0版本的，ModelSim是6.0版本的
      现在我在网上差了些资料，问了下别人，暂时总结了以下几种仿真方法
          （1）用Quartus，建立矢量波形文件进行仿真（这个方法是最常见的，但是老板不太希望我用这种方法）
          （2）在Quartus中写verilog仿真文件，自己写个model，在model中写个状态机（这是别人教我的，但是我还不是很理解具体该怎么弄，还有状态机该如何写）
          （3）把原理图转换成verilog文件，然后在modelsim中进行仿真（这个是我目前认为最容易实现的，但是总觉得生成的verilog代码特别的长）
          （4）在project setting里设置第三方验证软件（modelsim），测试向量自己写（这个具体的步骤是怎样的呢？我在网上看到过一个是要先把时序仿真文件.vwf转换成testbench，这样是不是还是要先用波形文件仿真呢？）

我的问题是：（a）以上这些方法都是可行的吗？还有没有其他可用的方法呢？
                  (b) 能不能详细跟我分析下这些方法的优势和缺点呢？（这个问题是重点哈！）
                （c）针对我的“大背景”，我应该选用哪种方法进行仿真是最好的呢？

因为我是新手，希望各位大牛能跟我详细分析下，先谢谢各位了~

萤火虫和小白

我先自己顶一个吧！

bob_haohao

QII可以把波形文件转变成testbench的.v文件的，具体的你可以查一下。但是还是依据你的波形文件的条件是否考虑的齐全。

gaurson

1、以上方法都是可行的，但最常见的一般都是使用第三方仿真工具，对自己编写的测试平台进行仿真，而不是建立波形文件去仿真；
2、建立波形文件去仿真，优点就是比较直观，缺点是灵活性不好，比较死板；用verilog编写测试文件则反之；
3、不管你是什么大背景，学生多学点东西都是好的，最好还是使用modelsim，用verilog编写测试平台，然后把原理图文件转为verilog进行仿真，这个是比较规范的方法，而且验证的覆盖率和效果也会比较好。
至于状态机怎么弄，查找相关资料，大概老师的意思就是让你用状态机来模拟MCU外围的一些处理流程，给设计提供测试激励，然后观察设计的输出响应。测试向量怎么写，那就看你对设计的理解有多少，从中分析出测试项目，然后把思路转换为代码实现。

ishock1

用modelsim基于verilog仿真。图形转为verilog，以后最好不要用图形界面，所有都用代码，这样方便仿真。

longxigen

个人比较偏向于第三种和第四种

tiangua

为什么要用图形的方式编码呢？

oppo121

第四种方法可以对原理图设计出的文件仿真么？