FPGA的pad输出电压问题

zf20s · 发表于 2012-5-3 23:02:17

您需要登录才可以下载或查看，没有账号？注册

x

谁知道FPGA的IO输出信号的幅值一般是多少，在硬件一般设计好的情况下可以改变吗？
我用的是 ALTERA Cyclone III ep3c120。
我现在需要的是一个输出峰峰值为3.3v的时钟信号，不知道用这个FPGA能不能产生。

禅师1988 · 发表于 2012-5-3 23:32:01

貌似默认的就是3.3v，你可以量一下，有些板子可以通过跳线改变输出电压，如DE2 70系列

duan_dzj · 发表于 2012-5-4 09:30:22

到assign editor或者pin editor编辑后编译即可。关键是你的驱动电流和工作频率，fpga芯片支持与否？

[讨论] FPGA的pad输出电压问题