三段式与两段式状态机

SKILLER · 发表于 2012-4-18 09:47:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近对一大片时序，脑袋有点迷糊了，总是感觉有些地方和其他人的差一个clk，我看了下，我用的是三段式FSM，同学用的是两段式的，是不是三段式的输出是不是会经过一个触发器打一节拍，所以慢一个clk（有点晕），不知道这样会不会有影响？

quenstin · 发表于 2012-4-18 12:20:36

两段式才容易出错三段式是主流所以你不要担心自己的代码出问题两段式组合逻辑太长很容易时序violation

jackertja · 发表于 2012-4-18 13:40:44

时序和写法无关。
同一个时序要求，不管用一段两段还是三段，应该都可以实现。

benny46 · 发表于 2012-4-18 14:40:34

楼主说的对。两段式，一段时状态的转移描述，用到触发器，第二段是逻辑组合电路，涉及下一状态赋值和输出。三段式里把两段式分为两段，分别是下一状态赋值和输出电路，并在输出电路上加了触发器，所以输出会慢一拍。

harejavahill · 发表于 2012-4-18 14:40:49

重在电路结构，代码只是浮云！！

SKILLER · 发表于 2012-4-18 14:44:59

回复 3# jackertja

不是太清楚，以前好像是在哪里看过说三段式最后要经过一个触发器来同步化，所以相对于不用这个always语句的要多一个clk，不知道是不是这个样子的，如果不是这个引起的，就不知道波形为什么会延迟一个时钟周期了！
下面这张图也是这样 QQ截图20120418143528.jpg

的，RST信号时状态010的时候给高电平的，但是它会延迟一个clk，到020还有一个clk才拉低！应该就是时钟上升沿检测延迟的结果吧！

SKILLER · 发表于 2012-4-18 14:48:26

回复 5# harejavahill

嗯！
但是我的结构要用我的代码作为载体，而且就算我慢一拍，还是可以满足我的时序上的要求！所以想要探讨一下！

gaurson · 发表于 2012-4-19 12:33:28

慢一拍的差异就是输出多了一个触发器，是这么理解的，但实际上时序不会有什么问题。

[讨论] 三段式与两段式状态机

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2