设计中可以出现异步电路么？

atlandis · 发表于 2012-3-30 14:02:33

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 atlandis 于 2012-3-30 14:04 编辑

请问ASIC设计中可以出现异步电路么？
比如always@(negedge signal_A), 这种允许出现么？

atlandis · 发表于 2012-3-30 14:15:12

哈，用寄存器来缓一拍，就可以测到下降沿了，我傻了

教父 · 发表于 2012-3-30 16:02:47

有的时候设计中确实要用到一个信号去打数据，可以将这个信号做使能信号

atlandis · 发表于 2012-3-30 17:09:46

回复 3# 教父

我觉得很不妥，这种信号很容易丢失吧，至少上面的情况需要寄存器缓一拍，然后两者对比判断的

atlandis · 发表于 2012-3-30 20:24:04

话说这个还是我当年的面试题呢

夜尽天明 · 发表于 2012-3-30 21:09:14

异步复位应该算吧

atlandis · 发表于 2012-3-31 08:31:16

回复 6# 夜尽天明

当然算了，但是和我上面说的没有什么关系，呵呵，我其实是要采集信号的下降沿

doomsten · 发表于 2012-4-1 14:24:44

可以，ARM就有异步的省电

azhe5587 · 发表于 2012-4-1 14:27:18

回复 1# atlandis

最好别出现

thecloud7 · 发表于 2012-4-4 14:23:09

看你要做什么，如果设计时钟、复位电路，不出现异步是不可能的，如果只是功能性的东西，只会在跨时钟域的地方一般才会用到

[原创] 设计中可以出现异步电路么？