在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[原创] fpga 芯片价格查询网站 attach_img weizhiheng 2011-7-17 85307 weizhiheng 2011-12-18 09:58
[求助] 求助:signal tap采样与实际情况完全不同 zyt0224 2011-12-7 53591 xiaoli055 2011-12-17 23:57
[讨论] 在业界,对于跨subchip之间高效异步交互有什么好的方法??? richardman0 2011-12-3 53776 cxwl_wuxi 2011-12-17 23:27
[求助] 毕设 前端,后端?  ...2 zbtian 2011-12-7 135577 zhanjunyi 2011-12-17 20:28
[原创] Xilinx virtex-6系列的FPGA做设计,一般可以跑到多少?400MHz以上有没有人跑过 txd208 2011-12-15 43646 evervotion 2011-12-17 10:37
[求助] Altera内存问题 neogeo3721 2011-12-7 74309 fuyaolong 2011-12-16 20:50
[求助] 关于test_bench shxr 2011-12-15 93235 asic_wang 2011-12-16 17:03
[讨论] 关于DC的report_power -hier问题 ohgreat 2011-12-16 02160 ohgreat 2011-12-16 16:25
[讨论] cadence 软件AE 这个职位怎样? heshufeng 2011-12-16 12771 nicholas08 2011-12-16 15:41
[讨论] 关于system generator里面添加microblaze project stevenzhang81 2011-12-16 23510 stevenzhang81 2011-12-16 15:30
[原创] 关于lvpecl的AC 耦合电阻 attach_img twfly 2011-12-8 23485 wjhzhx 2011-12-16 14:15
[求助] mig 3.7 ddr2 core数据线宽度问题 hxfwdzx 2011-12-16 02137 hxfwdzx 2011-12-16 13:43
[求助] 请教一个nios的问题 wkx820313 2011-12-15 11974 buley 2011-12-16 13:00
[求助] time analyzer attach_img wangminhua2 2011-12-15 51448 neoitachi 2011-12-15 23:32
[求助] 一个关于8563T的问题 snowinmoon 2011-12-15 01781 snowinmoon 2011-12-15 21:40
[求助] Quartus II常见错误 DDR-DDR2 qingweisan 2011-12-15 33259 qingweisan 2011-12-15 19:12
[求助] Altera是不是删掉了CAM(内容可寻址存储器)的IP? TiGX 2011-12-13 43170 jincheng235 2011-12-15 18:24
[求助] must be driven by a non-inverted input pin or another PLL,这该怎么解决呢? a52581120 2011-12-13 25309 a52581120 2011-12-15 12:09
[求助] 请教一个verilog的问题 kaichen 2011-12-4 62742 a52581120 2011-12-15 11:53
[求助] FPGA内嵌RAM块中的内容可不可以看到? 歪枣树 2011-12-10 31972 a52581120 2011-12-15 11:52
[求助] 流水线技术是怎么降低功耗的呢?高人指点一二  ...2 zjl840928 2011-8-29 129636 a52581120 2011-12-15 11:40
[求助] DC运行没有错误 只有warning会对后端设计有影响吗 愤怒的小鸟 2011-4-26 92850 xumailster 2011-12-15 11:01
[求助] 求modesim教程 attachment wlyj000 2011-12-14 31726 hua2011sz 2011-12-14 22:57
[求助] QUARTUS II 综合后网表涵盖什么信息? 歪枣树 2011-12-7 22036 zhanjunyi 2011-12-14 22:32
[讨论] 怎样在linux下通过脚本运行modelsim,verdi等程序,实现工作流程自动化? 禅师1988 2011-8-19 56301 remnant 2011-12-14 22:22
[求助] quartus新手问题 attach_img mazama 2011-11-20 73455 zhanjunyi 2011-12-14 22:10
FPGA实现USB转串口  ...2 soundsong 2006-10-25 1112244 jb7955 2011-12-14 21:53
[求助] 请大家帮我看一段verilog代码  ...2 yanzhengkuaile 2011-12-13 133858 zhanjunyi 2011-12-14 21:51
[求助] quartus仿真小问题 attach_img laoqiang 2011-12-11 53820 zhanjunyi 2011-12-14 21:47
[求助] FIFO 的小小疑问 求各位大侠指教 leomeng 2011-12-13 42263 zhanjunyi 2011-12-14 21:43
[原创] Technology map viwer post fitting attach_img emlair 2011-12-11 42977 zhanjunyi 2011-12-14 21:42
[求助] 传输门中晶体管衬底是怎样连接的,还有数字电路中MOS管的衬底是怎样接的 zhouweiscut 2011-12-14 36559 zhanjunyi 2011-12-14 21:39
[求助] 过程连续赋值问题 neogeo3721 2011-12-14 64179 zhanjunyi 2011-12-14 21:34
[求助] buffer ram fifo比较和应用 hattic 2010-3-11 610783 zhanjunyi 2011-12-14 21:32
浅谈VHDL/Verilog的可综合性以及对初学者的一些建议  ...2 zhouhong 2009-2-27 104639 zhanjunyi 2011-12-14 21:31
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 15:23 , Processed in 0.053674 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块