EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31148|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 622 623 624 625626627 628 629 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 用verilog写的三态门问题	longjilb 2011-11-14	75972	shiyinjita 2012-1-14 08:25
[求助] 关于坐标转换的相关问题	shuxu0514v 2012-1-12	22331	shuxu0514v 2012-1-13 23:32
[求助] 利用ISE做关于一个视频编解码的工程，求高手点拨	rhett583 2012-1-12	11967	asyou 2012-1-13 17:36
[求助] VCS混仿VHDL，SV	rice973 2012-1-13	03200	rice973 2012-1-13 13:48
[求助] DC 中设置set_load应该设为多大	安妮远静 2012-1-9	64462	zhustudio 2012-1-13 13:36
[讨论] 不同时钟域的数据采集	shxr 2012-1-12	12391	silencex8 2012-1-12 22:19
DC 的ungroup -all 和ungroup -all -flatten的相关问题	cwg540 2009-4-27	53460	zhustudio 2012-1-12 13:33
[原创] DC综合是对reset信号的处理	zhoufawang_tju 2012-1-6	23026	zhustudio 2012-1-12 11:20
[求助] 求问：怎样使用design compiler对比两个设计的优劣？	freya0226 2012-1-5	23454	zhustudio 2012-1-12 11:17
[求助] 用NC verilog仿真是报错，求助高手	xhqbeyond 2012-1-5	22311	zhustudio 2012-1-12 11:13
[求助] ISE综合报告和implement报告资源使用不同	netyouke314 2012-1-11	54850	netyouke314 2012-1-12 11:13
[讨论] 如何比较两个设计的优劣	xiaohonging 2012-1-6	42613	eaglelsb 2012-1-12 11:07
[求助] 移动平均滤波器的VHDL实现	wh.yang 2012-1-6	22557	zhustudio 2012-1-12 10:51
[求助] 如何提高实现的设计的频率 ...2 3 4	Johnny_Cheng 2011-12-5	3911090	zhustudio 2012-1-12 10:49
[求助] 用modelsim仿真疑惑求解 ...2 3	SKILLER 2011-12-29	275987	zhustudio 2012-1-12 10:35
[求助] 数字设计使用latch到底有什么弊端？ ...2 3	zh123456789 2010-7-31	2110440	zhustudio 2012-1-12 10:32
[求助] 请问大家关于CTS入门方面的知识，刚刚接触	atlandis 2012-1-11	22306	atlandis 2012-1-11 22:19
[求助] DDR2的local_init_done始终为低电平	orientview 2011-11-25	53374	zongkai2003 2012-1-11 10:02
如何在modelsim5.8中生成Quartus的库 ...2	shadow 2004-4-9	104895	hai0000001 2012-1-10 23:00
[讨论] Arria II GX FPGA ddr2控制器问题	genus001 2012-1-8	26743	genus001 2012-1-10 22:09
[原创] 大家看看下面的代码有啥问题	ratdanlu 2012-1-9	76246	zhang2000 2012-1-10 21:27
[求助] 刚开始学verilog 写了个uart程序，请教大侠啦；每次都丢最后一位	332981030 2011-12-24	82977	太阳公子 2012-1-10 20:24
altera fpga 中文讨论组，欢迎加入	stephen100 2007-10-25	12587	fengxie 2012-1-10 17:18
[求助] 在FPGA中如何计算CPU执行程序的时间 ...2 3	歪枣树 2011-2-23	208239	huxiaokai2005 2012-1-10 16:45
[求助] Booth乘法器综合	helongknight 2012-1-10	32871	zhq415758192 2012-1-10 11:20
[求助] FPGA开发板上的CPLD怎样恢复默认配置？初学菜鸟求助！	justxyzxyzxyz 2012-1-9	22844	justxyzxyzxyz 2012-1-10 09:54
[求助] 关于DC设置set_max_delay 的问题	安妮远静 2012-1-5	86446	everhappy 2012-1-10 09:07
[求助] sp.v ps.v 和sys.v	tangate 2012-1-8	32171	tangate 2012-1-9 19:20
[求助] synthesis的log裡總是有warning:Operating condition WCCOM set on design ...	strong12345 2012-1-8	14961	zhq415758192 2012-1-9 08:48
[求助] 请教几个问题	mayiqun720 2012-1-7	12666	dreamylife 2012-1-8 14:17
[求助] modelsim中打不开.v文件	tangate 2012-1-3	45864	tangate 2012-1-8 09:32
[求助] mig初始化失败	kuige0803 2012-1-8	02280	kuige0803 2012-1-8 08:19
[求助] [DC] dc在report时，如果报文太长需要多次按空格才能继续打印到屏幕上 - [已解决]	yzt000000 2012-1-5	76050	neoitachi 2012-1-6 21:24
[讨论] 代码规范	shxr 2012-1-6	28672	asyou 2012-1-6 17:37
[原创] 基于FPGA的SOPC实践教程	liujian_2009 2011-11-2	72796	songjinchao 2012-1-6 11:59

1 ... 622 623 624 625626627 628 629 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 17 |主题: 31148|排名: 7

快速发帖

浏览过的版块

站长推荐 /1