怎么才能让fpga程序面积小，速度快

pharaohking

不知道大家是否有好的建议，让FPGA程序面积小，或者速度快。可以写一些简单的例子回复，没人都会有自己的经验，回复过来，大家都提高。

我先写一个：

if （a == 32 )
begin
    .....
end
else
begin
   ....
end

改写为：
if( a[4] )
beign
   ...
end
else
begin
....
end
这样综合出来的东西比较小。

xueyw

if(a == 32) 和if(a[4])不是一回事吧！

原帖由 pharaohking 于 2007-11-29 15:00 发表
不知道大家是否有好的建议，让fpga程序面积小，或者速度快。可以写一些简单的例子回复，没人都会有自己的经验，回复过来，大家都提高。

我先写一个：

if （a == 32 )
begin
    .....
end
else
b ...

frinos

方法还可以，但是没必要把

hlayumi

..........................

psd0208

2# xueyw

我也觉得不是一回事：if( a[4] )等价于if （a >=32 ) 而不是等于。

Tyroun_Liu

但速度还是没提高啊

rotings

楼主的说明不够清晰。在某些情况下，一次判断只需要对应一组寄存器的某一位，且这一组寄存器的状态只会有一位为高，则使用a[4]会比使用a更优，综合后所得到的电路面积会比较小。

rotings

另外再说一个，刚从书上看到的。4个数据加法器的写法：
普通的：sum=a+b+c+d

快速的：sum=(a+b)+(c+d)
      普通的写法在综合后会形成三级加法，快速的会综合成两个并列的加法器之和相加，因此只有两级，速度更快

crow321

面积和速度是个矛盾。面积大速度就快，面积小速度就慢。
可以很简单的理解。同样做一件事情，面积大的，同时处理的东西就多，所以就会比较快的做完。面积小的同时处理的东西就少，必然就会比较慢。
关于面积和速度之间的取舍，还是得看需要。最好器件选型前就有所考虑。

crow321

补充：所谓速度快，就是多作并行处理。速度慢就是多作串行处理（分时复用）。