怎么才能让fpga程序面积小，速度快

vongy

回复 8# rotings

假设不考虑软件自动优化问题，FPGA在这方面不同于ASIC，在FPGA中是以LUT为单位，一般LUT单元是4输入的，所以a+b+c+d刚好会占用一个LUT单元，而(a+b)+(c+d)则会占用两个LUT单元，所以在FPGA中应该是这种做法占的面积更大，速度更慢。但在ASIC中则刚好相反，前者需要过3级加法器逻辑单元，而后者只需要过两级，虽然面积没有省，但速度却变快了。
个人理解，仅供参考。