怎么才能让fpga程序面积小，速度快

ineedpower · 发表于 2010-2-25 09:18:46

另外再说一个，刚从书上看到的。4个数据加法器的写法：
普通的：sum=a+b+c+d

快速的：sum=(a+b)+(c+d)
普通的写法在综合后会形成三级加法，快速的会综合成两个并列的加法器之和相加，因此只有两级，速度更 ...
rotings 发表于 2010-2-23 15:55

登录/注册后可看大图

现在的综合工具会自动帮你优化到两级的，不用自己去加括号也可以

dannysbp · 发表于 2010-2-25 09:50:11

不知道大家是否有好的建议，让fpga程序面积小，或者速度快。可以写一些简单的例子回复，没人都会有自己的经验，回复过来，大家都提高。

我先写一个：

if （a == 32 )
begin
.....
end
else
begin
...
pharaohking 发表于 2007-11-29 15:00

登录/注册后可看大图

虽然a4是>=32，但感觉这种思路还是对的，少用一个比较器
现在不太喜欢多谢begin-end，降低仿真速度

ineedpower · 发表于 2010-2-25 10:10:56

虽然a4是>=32，但感觉这种思路还是对的，少用一个比较器
现在不太喜欢多谢begin-end，降低仿真速度
dannysbp 发表于 2010-2-25 09:50

登录/注册后可看大图

FPGA里面有比较器这个东西嘛

应该最终还是由LUT来实现的吧~~~~

dannysbp · 发表于 2010-2-25 10:27:51

所以省了LUT资源呀

candy871921 · 发表于 2010-7-30 12:43:38

了解~~~~

kmac · 发表于 2010-7-30 13:47:05

现在的综合工具都具有很强大的逻辑层优化功能的
想真正提高大系统的频率，比如处理核，关键还是在于对关键路径上的流水线设计

loveineda · 发表于 2010-7-30 14:50:22

补充：所谓速度快，就是多作并行处理。速度慢就是多作串行处理（分时复用）。
crow321 发表于 2010-2-23 16:27

登录/注册后可看大图

赞成，同意

glenchan · 发表于 2010-7-30 15:48:27

虽然a4是>=32，但感觉这种思路还是对的，少用一个比较器
现在不太喜欢多谢begin-end，降低仿真速度
dannysbp 发表于 2010-2-25 09:50

登录/注册后可看大图

功能都不对了，再谈面积和速度还有什么意义?
基本前提肯定是功能一样的情况下如何提高速度，如何节省面积。

不过现在很多实际的情况是：稳定 > 速度 > 面积
首先你要有一个稳定的设计，很多构思奇巧的设计不一定是好设计。
其次要有一定的速度约束，避免过多不合理的组合逻辑导致速度上不去。
面积的东西现在关心的人感觉越来越少了（应该和器件越来越便宜有关），只要不是特别离谱，应该没有什么问题的。

chenhongyi · 发表于 2010-7-31 06:57:19

不可能速度又快面积又小的。
这是需要一个平衡的

liushihong · 发表于 2010-8-13 21:57:02

怎么才能让fpga程序面积小，速度快

站长推荐 /1