异步时钟域的问题

shxr · 发表于 2011-10-12 17:16:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 shxr 于 2011-10-13 11:10 编辑

在一个时钟域里计数产生的计数值用于另一个时钟域时必须同步么？
如下例：
always @(posedge clk_32k or negedge rstn)begin
      if((!rstn)
               cnt=8'b0;
      else if(cnt==8'd128)
               cnt=8'b0;
      else
               cnt=cnt+8'b1;
end

always @(posedge clk_1M or negedge rstn)
begin
   if(rstn)

         en1 <= 1'b0;
   else if(cnt==8'd100)

         en1 <= 1'b1;
   else if(cnt==8'd104)

         en1 <= 1'b0;

end

这样的设计会不会有风险

asyou · 发表于 2011-10-12 17:44:10

你用频率快的时钟采频率慢的时钟，应该能采得到吧！

orlye · 发表于 2011-10-12 20:05:24

快的采慢的，数据不会有遗漏，但要做异步过度，不然可能会采到亚稳态的数据。
而且你要过度的是8比特的总线信号，要做总线异步过度电路。

ghost_ic · 发表于 2011-10-13 07:19:39

功能上应该不会有问题，不过最好是先同步了在使用。

catcat_2 · 发表于 2011-10-13 08:05:44

做个格雷码吧，然后再打两拍。。。你这样设计有风险的。。

guoyu · 发表于 2011-10-13 08:57:29

设计成clk_en，而不是clk. 同步设计模块应该使用同一个时钟。当然系统太大的时候使用全局异步（多个时钟域），局部同步（一个时钟域），互联专门处理CDC.

shxr · 发表于 2011-10-13 09:44:29

回复 3# orlye

总线异步过度电路是什么？也是寄存器打拍么

skytang007 · 发表于 2011-10-13 10:14:18

clk_32时钟域定义两个新信号
wire set_ en_32k,clr_en_32k;
set_en_32k == (cnt==8'd100);
clr_en_32k == (cnt==8'd104);
写一个结绳模块将这两个信号结绳到1M时钟域，假设新信号名为set_en_1M,  clr_en_1M
用结绳过来的信号控制en1
always @(posedge clk_1M or negedge rstn)
begin
   if(rstn)
      en1 <= 1'b0;
   else if(set_en_1M)
      en1 <= 1'b1;
   else if(clr_en_1M)
      en_cnt <= 1'b0;
end

shxr · 发表于 2011-10-13 11:13:36

回复 8# skytang007

谢谢楼上的详细回复，所谓的结绳模块实际上也是寄存器打拍么

skytang007 · 发表于 2011-10-13 23:41:39

结绳可以把一个周期宽度的脉冲信号从一个时钟域同步到另一个时钟域（低到高或者高到低都可以）

[求助] 异步时钟域的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

RE: 异步时钟域的问题

站长推荐 /2