EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 13 |主题: 31148|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 624 625 626 627628629 630 631 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] DC,primetime,astro可以在fedora12上运行吗 ...2 3	xiaoangie 2010-4-8	297389	conghung2012 2011-12-28 10:49
[求助] Virtex6的MMCM问题	swe21 2011-12-26	34609	swe21 2011-12-28 09:32
[求助] 如何对这种类型的信号进行时序约束 ...2	speedUp 2011-12-20	156218	speedUp 2011-12-28 08:32
[求助] Xilinx存储器IP核使用问题！！！	purewqk 2011-12-27	22386	110500623 2011-12-28 08:17
[活动] 加入FPGA交流群，交流经验共同提高	besttwo 2010-3-30	86201	source03 2011-12-27 16:58
[求助] fsdb是神马文件	shxr 2011-12-27	42241	neoitachi 2011-12-27 16:46
[求助] 现在2FSK数字解调都有哪些方法？有不有相关的资料？	xiangshunran 2011-12-27	11861	cnasic@163.com 2011-12-27 14:54
[求助] 请教：ise 的timing score 太高，怎么把它降下来啊？	hongyijia13 2011-12-26	23217	hongyijia13 2011-12-27 09:52
[求助] 刚学用X-hdl，有个error求助各位～～	hidecom 2011-12-26	02213	hidecom 2011-12-26 18:25
[求助] FPGA中怎么实现clock gate	chenzhao.ee 2011-12-23	82693	buley 2011-12-26 17:22
[讨论] FPGA红色飓风是垃圾	panhaojie 2011-12-21	42464	buley 2011-12-26 17:21
大版主还有一个timing violation问题想请问你!!	yifan225 2005-9-15	55314	conghung2012 2011-12-26 16:51
[求助] Signal Tap看到的ADC过来的数据不对？	yuancirclejun 2011-11-8	53915	huxiaokai2005 2011-12-26 13:37
[求助] 关于vcs的问题	xmffsf 2011-12-26	11769	chlor 2011-12-26 11:10
[求助] 如何解释xilinx中的BUFGP	wangbo19852008 2011-12-22	56101	zlb2000 2011-12-26 09:59
[解决] 各位大神见过344): Internal error: .	engbe 2011-12-24	22627	qlengyu 2011-12-26 08:15
[求助] 数字信号处理怎么在FPGA板上实现	yxf454650 2011-12-24	32141	qlengyu 2011-12-26 08:08
[求助] 谁有dspbuilder11.0的破解？	nathanlgy 2011-6-10	32777	magee 2011-12-25 23:14
请教一下计时器的设计	westangel 2006-11-4	63646	qingjj 2011-12-25 15:23
[求助] 【遇到奇怪问题】加入ucf到工程但是不认	clwylclwyl 2011-12-18	83774	KevinIC 2011-12-25 14:46
[求助] Altera FPGA NIOSII 编译错误信息	skyccd 2011-12-24	32516	skyccd 2011-12-25 12:35
[求助] 有么有Verilog实例比较多的资源推荐一下？	snn 2011-12-24	22400	snn 2011-12-25 10:03
[求助] verilog中关于并行传输的问题 ...2	chen5135053 2011-6-4	106793	songchao236 2011-12-24 22:54
[求助] verilog hdl语言，小问题求助，关于高阻态。	shuaizhang159 2011-12-24	34547	shuaizhang159 2011-12-24 16:01
[原创] .18制程芯片外部通过pad向clock tree灌入100M左右的时钟可行不？	chenzhao.ee 2011-11-15	11815	luo147258 2011-12-24 15:41
请问为什么要用独立的电路综合软件如synplify呢?	bluerainbow 2004-3-8	53445	kingmemory 2011-12-24 13:18
[求助] 关于状态机被综合掉的问题	greenapl1985 2011-12-24	13541	vongy 2011-12-24 11:36
[求助] Technology Map Viewer与RTL Viewer描述电路不一样	speedUp 2011-12-22	39588	zhangbinsniper 2011-12-23 23:52
[求助] 请教各位高手关于FPGA学习的问题	wxyj789800 2011-12-23	11959	shiyinjita 2011-12-23 20:20
[求助] 设计一任意序列检测器(待测序列右移串入/并出）波特率9600	893198256 2011-12-23	01970	893198256 2011-12-23 16:52
[求助] verilog按要求分频和调节占空比。新手，感觉问题比较复杂，请高手点拨。	cococenstar 2011-12-21	95587	wyj_whu 2011-12-23 14:30
[求助] ASIC/FPGA功耗估算中的翻转率问题	ishock1 2011-11-24	57466	杀猪的日子 2011-12-23 13:24
[求助] 新手求助，诸如perl、tcl这些脚本在FPGA/ASIC开发中有什么用啊？ ...2 3	nishuiqiqiu 2011-1-30	2612309	杀猪的日子 2011-12-23 13:20
[求助] 建立时间不够的话会出现什么问题，如何解决。保持时间不够怎样解决？	hxc7206043 2011-12-16	96787	杀猪的日子 2011-12-23 13:12
[讨论] FPGA在多大的时钟下会频繁遇到时序收敛问题？	asyou 2011-11-23	83105	杀猪的日子 2011-12-23 12:58

1 ... 624 625 626 627628629 630 631 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 13 |主题: 31148|排名: 7

快速发帖

浏览过的版块

站长推荐 /1