数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 54

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 624 625 626 627628629 630 631 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求quartus II 8.0的实例教程	charlie2007 2012-1-18	02042	charlie2007 2012-1-18 17:18
[求助] chipscope中的<>号是什么意思	floydz 2012-1-8	32388	floydz 2012-1-18 17:12
[求助] 在nios中使用双核，可以正常调试，但是不能下载到cfi_flash中，请大侠指点下	ff0317 2012-1-18	02492	ff0317 2012-1-18 14:42
[求助] FPGA与ARM控制时序的约束?	shiyinjita 2012-1-12	22351	shiyinjita 2012-1-18 08:33
[原创] 求助：在synplify_pro 中怎样将一个memory 初始化？？	ajuehe 2012-1-9	22961	jarodz 2012-1-17 20:20
[求助] 买的cyclone iv的pcie板子，寻人给开发一例程	vgaic 2011-5-6	44452	asyou 2012-1-17 14:33
[求助] 求助：我的DC2007装不上了，请高手来帮忙一下。	chuyueqiang 2009-9-29	63336	songjian1870110 2012-1-16 20:15
[原创] why 's the ddr_hp_controller signal local_init_done always "0"	gerry1812 2012-1-5	22787	njinji 2012-1-16 14:48
[求助] 如何写cic滤波器testbench？用verilog语言	lizhaohong520@ 2012-1-13	43354	lizhaohong520@ 2012-1-16 10:55
[求助] modelsim编译error	chenzhao.ee 2012-1-12	62576	dlb05061131 2012-1-16 10:40
[求助] 如何用verilog实现LOG函数	yanys 2011-12-26	26536	emicleung 2012-1-15 14:59
dump 出的波形debussy不认识	jiangm_bj 2008-8-25	83970	jiangm_bj 2012-1-14 18:35
[求助] 用verilog写的三态门问题	longjilb 2011-11-14	76134	shiyinjita 2012-1-14 08:25
[求助] 关于坐标转换的相关问题	shuxu0514v 2012-1-12	22459	shuxu0514v 2012-1-13 23:32
[求助] 利用ISE做关于一个视频编解码的工程，求高手点拨	rhett583 2012-1-12	12083	asyou 2012-1-13 17:36
[求助] VCS混仿VHDL，SV	rice973 2012-1-13	03273	rice973 2012-1-13 13:48
[求助] DC 中设置set_load应该设为多大	安妮远静 2012-1-9	64588	zhustudio 2012-1-13 13:36
[讨论] 不同时钟域的数据采集	shxr 2012-1-12	12460	silencex8 2012-1-12 22:19
DC 的ungroup -all 和ungroup -all -flatten的相关问题	cwg540 2009-4-27	53586	zhustudio 2012-1-12 13:33
[原创] DC综合是对reset信号的处理	zhoufawang_tju 2012-1-6	23137	zhustudio 2012-1-12 11:20
[求助] 求问：怎样使用design compiler对比两个设计的优劣？	freya0226 2012-1-5	23564	zhustudio 2012-1-12 11:17
[求助] 用NC verilog仿真是报错，求助高手	xhqbeyond 2012-1-5	22404	zhustudio 2012-1-12 11:13
[求助] ISE综合报告和implement报告资源使用不同	netyouke314 2012-1-11	54965	netyouke314 2012-1-12 11:13
[讨论] 如何比较两个设计的优劣	xiaohonging 2012-1-6	42723	eaglelsb 2012-1-12 11:07
[求助] 移动平均滤波器的VHDL实现	wh.yang 2012-1-6	22648	zhustudio 2012-1-12 10:51
[求助] 如何提高实现的设计的频率 ...2 3 4	Johnny_Cheng 2011-12-5	3911607	zhustudio 2012-1-12 10:49
[求助] 用modelsim仿真疑惑求解 ...2 3	SKILLER 2011-12-29	276472	zhustudio 2012-1-12 10:35
[求助] 数字设计使用latch到底有什么弊端？ ...2 3	zh123456789 2010-7-31	2110817	zhustudio 2012-1-12 10:32
[求助] 请问大家关于CTS入门方面的知识，刚刚接触	atlandis 2012-1-11	22417	atlandis 2012-1-11 22:19
[求助] DDR2的local_init_done始终为低电平	orientview 2011-11-25	53468	zongkai2003 2012-1-11 10:02
如何在modelsim5.8中生成Quartus的库 ...2	shadow 2004-4-9	105040	hai0000001 2012-1-10 23:00
[讨论] Arria II GX FPGA ddr2控制器问题	genus001 2012-1-8	26831	genus001 2012-1-10 22:09
[原创] 大家看看下面的代码有啥问题	ratdanlu 2012-1-9	76387	zhang2000 2012-1-10 21:27
[求助] 刚开始学verilog 写了个uart程序，请教大侠啦；每次都丢最后一位	332981030 2011-12-24	83091	太阳公子 2012-1-10 20:24
altera fpga 中文讨论组，欢迎加入	stephen100 2007-10-25	12643	fengxie 2012-1-10 17:18

1 ... 624 625 626 627628629 630 631 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 54

快速发帖

浏览过的版块

站长推荐 /1