向各位牛人请教：ALTERA FPAG 复位信号是高电平好还是低电平好？

zsan566 · 发表于 2010-12-16 18:55:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问各位牛人：ALTERA FPAG 复位信号是高电平好还是低电平好？
谢谢！

zsan566 · 发表于 2010-12-16 21:00:31

牛人们出来冒个泡吧！

acgoal · 发表于 2010-12-17 23:09:48

無所謂吧，這個應該和FPGA沒關係，應該和你的邏輯相關的

meiyucaifa · 发表于 2010-12-19 22:33:38

好像都是低电平复位吧。。。。。

zsan566 · 发表于 2010-12-19 22:34:42

回复 3# acgoal

低电平复位时，我们一般要这样写：always@(posedge clk or negedge reset_n)
                                          if(!reset_n)
                                          begin
                                          .............
                                          end
                                          else
                                          begin
                                          .....................
                                          end

高电平复位时，我们一般这样写：always@(posedge or posedge reset)
                                       if(reset)
                                          begin
                                          .............
                                          end
                                          else
                                          begin
                                          .....................
                                          end
这样综合出来的结果没有区别吗？

zsy5460 · 发表于 2010-12-20 15:44:38

期待高人回答！期待大虾出现解答，谢谢！

zsan566 · 发表于 2010-12-20 22:10:15

期待大侠！！！

gg9132qq · 发表于 2010-12-20 22:34:28

看看你的IP核，Xilinx的IP核都是高复位，自己的逻辑一般也就高复位（比如fifo等），保持一致，设计比较清晰。不常用Alter，如果ALTER的IP核默认的复位是低电平，你逻辑里的复位最好也是低。这样就不用再取反得到复位

neptune1983 · 发表于 2010-12-20 22:49:28

一般版级上的都是低复位

zsan566 · 发表于 2010-12-21 23:09:26

谢谢！！！

[求助] 向各位牛人请教：ALTERA FPAG 复位信号是高电平好还是低电平好？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2