向各位牛人请教：ALTERA FPAG 复位信号是高电平好还是低电平好？

木头猪 · 发表于 2010-12-22 12:06:32

应该没有差别吧，个人喜好

yishuiliunian · 发表于 2010-12-22 17:01:58

内部D触发器自带的复位时低有效的，如果你用高有效复位的话，徒增组合逻辑，浪费资源，还是用低电平复位好

thrawsnow · 发表于 2010-12-22 19:50:20

学习了，谢谢！！

eaglelsb · 发表于 2010-12-22 20:17:45

看器件自身吧，如果器件本身是低电平的，那就低电平复位，altera用低电平复位的多点。
XILINX的FAE强烈推荐采用高电平同步复位，所以我们现在都用高电平复位。

dicky · 发表于 2012-2-18 04:50:06

TI EETOP社区免费在线视频，还可获取积分兑换！

挂在天边的鱼 · 发表于 2012-2-18 15:53:09

一般都是低电平复位吧，低电平也就是指接地信号，接地信号容易受到干扰，产生毛刺..所以一般用低电平复位，高电平作为正常工作电平...

proud_li · 发表于 2012-2-18 16:02:26

看你FPGA外面的硬件是怎么接的撒，
硬件一般低电平复位，低电平也有利于DFT设计
看看reuse methodology manual

wjhzhx · 发表于 2012-2-20 12:09:43

你们都没有看Altera的FPGA结构吗？它们的复位信号都是高电平和低电平可选的，不过在同一个LAB中，只能用同一种电平。

huxiaokai2005 · 发表于 2012-2-20 14:49:57

这个具体得看芯片手册，以StratixIV系列为例
QQ截图20120220143736.jpg

图中为FPGA中逻辑单元ALM的部分内部结构，红圈中表示异步和同步清零都是高电平有效的，因此在进行StratixIV系列FPGA开发时，代码写成高电平复位好些；如果写成低电平复位，则需要额外加入一个非门

frely · 发表于 2012-2-20 19:27:09

altera的低电平异步复位，xilixn的高电平同步复位。和两个公司的底层结构有关

[求助] 向各位牛人请教：ALTERA FPAG 复位信号是高电平好还是低电平好？