XST中的Keep Hierarchy对设计有什么影响？

挂在天边的鱼

综合选项里面有一个Keep Hierarchy，师姐说是保持模块边界，但不知道这个选项会对综合结果有什么具体的影响？
大侠们帮忙解答一下呢？

catcat_2

建议你把这个选项设成soft。

keep hierarchy是设置综合后层次结构的。如果选了这个，那么综合后MAP的时候就会保持你RTL设计的层次结构。好处在于，设置之后，你用CHIPSCOPE调试时看到的层次结构跟你的设计是一样的，找信号很方便。缺点是这样，xilinx 的工具就不能在设计层次间进行设计优化了。

所以，建议你设成soft，意思就是综合后保持层次结构，但是P&R的时候可以打破层次结构进行优化。这样是一个比较折中的方案。

挂在天边的鱼

回复 2# catcat_2


    也就是说如果我选择NO的话，综合完成以后，在chipscope中有些信号会找不到，但是应该还是能找到其它跟它相连的信号吧？
而且选择NO的话是不能得到最好的综合优化结果啊？
我看到过一个帖子，好像说Keep Hierarchy可能会影响最后设计运行的速度...这个影响会很大吗？

catcat_2

从chipscope里面找信号，信号连接是存在的，但是信号名有可能变化了。因为有的信号综合后会被改名。这个你用过synplify综合就清楚了。synplify也有这个keep hierarchy的选项。

选SOFT吧，然后用xplorer多跑几个case就可以得到最好的结果。这个选项影响不会很大。

buley

相当于你设置了一个框架，只能在这个框架内布局布线，可能会导致时序紧张和面积增加。
不过在时序和面积都不是问题的前提下，在前期调试时，一般选择保持结构，以便于找信号和了解各个模块的资源利用情况。

挂在天边的鱼

回复 5# buley


    用xplorer多跑几个case就可以得到最好的结果?
   xplorer是干什么用的啊？多跑几个case是指？

catcat_2

xplorer是xilinx嵌在ISE里面的一个工具啊。你找找。。 可以根据不同的goal跑多次综合、布局布线，知道找到一个score为0，就是最好结果为止。