数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31017|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 620 621 622 623624625 626 627 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] VHDL语法	shero_xp 2011-12-27	43247	shero_xp 2011-12-29 11:30
[讨论] FPGA分配管脚和时序的关系	guoteng2000 2011-12-28	32628	qlengyu 2011-12-29 08:15
[原创] 请教怎样驱动型号为TCD1206的CCD？ - [悬赏 10 信元资产]	芯片爱好者 2010-11-15	13518	hotsauceisme 2011-12-28 21:38
[求助] 小弟求助 FPGA RAM 8位读写VERILOG代码谁有啊？谢谢了	gangsterzhang 2011-12-27	12525	xiaoli055 2011-12-28 20:20
[求助] chipscope 13.2 window版本，谁有破解方法？	wangsikao 2011-12-27	11661	雨打溪风 2011-12-28 18:19
[求助] 关于.do文件	shxr 2011-12-28	63057	wkx820313 2011-12-28 17:35
[求助] EDK	why2009a 2011-12-28	12325	why2009a 2011-12-28 17:31
[原创] DC,primetime,astro可以在fedora12上运行吗 ...2 3	xiaoangie 2010-4-8	296834	conghung2012 2011-12-28 10:49
[求助] Virtex6的MMCM问题	swe21 2011-12-26	34464	swe21 2011-12-28 09:32
[求助] 如何对这种类型的信号进行时序约束 ...2	speedUp 2011-12-20	155773	speedUp 2011-12-28 08:32
[求助] Xilinx存储器IP核使用问题！！！	purewqk 2011-12-27	22279	110500623 2011-12-28 08:17
[活动] 加入FPGA交流群，交流经验共同提高	besttwo 2010-3-30	86027	source03 2011-12-27 16:58
[求助] fsdb是神马文件	shxr 2011-12-27	42113	neoitachi 2011-12-27 16:46
[求助] 现在2FSK数字解调都有哪些方法？有不有相关的资料？	xiangshunran 2011-12-27	11819	cnasic@163.com 2011-12-27 14:54
[求助] 请教：ise 的timing score 太高，怎么把它降下来啊？	hongyijia13 2011-12-26	23111	hongyijia13 2011-12-27 09:52
[求助] 刚学用X-hdl，有个error求助各位～～	hidecom 2011-12-26	02111	hidecom 2011-12-26 18:25
[求助] FPGA中怎么实现clock gate	chenzhao.ee 2011-12-23	82486	buley 2011-12-26 17:22
[讨论] FPGA红色飓风是垃圾	panhaojie 2011-12-21	42320	buley 2011-12-26 17:21
大版主还有一个timing violation问题想请问你!!	yifan225 2005-9-15	54561	conghung2012 2011-12-26 16:51
[求助] Signal Tap看到的ADC过来的数据不对？	yuancirclejun 2011-11-8	53740	huxiaokai2005 2011-12-26 13:37
[求助] 关于vcs的问题	xmffsf 2011-12-26	11728	chlor 2011-12-26 11:10
[求助] 如何解释xilinx中的BUFGP	wangbo19852008 2011-12-22	55961	zlb2000 2011-12-26 09:59
[解决] 各位大神见过344): Internal error: .	engbe 2011-12-24	22476	qlengyu 2011-12-26 08:15
[求助] 数字信号处理怎么在FPGA板上实现	yxf454650 2011-12-24	31985	qlengyu 2011-12-26 08:08
[求助] 谁有dspbuilder11.0的破解？	nathanlgy 2011-6-10	32637	magee 2011-12-25 23:14
请教一下计时器的设计	westangel 2006-11-4	63486	qingjj 2011-12-25 15:23
[求助] 【遇到奇怪问题】加入ucf到工程但是不认	clwylclwyl 2011-12-18	83498	KevinIC 2011-12-25 14:46
[求助] Altera FPGA NIOSII 编译错误信息	skyccd 2011-12-24	32418	skyccd 2011-12-25 12:35
[求助] 有么有Verilog实例比较多的资源推荐一下？	snn 2011-12-24	22264	snn 2011-12-25 10:03
[求助] verilog中关于并行传输的问题 ...2	chen5135053 2011-6-4	106587	songchao236 2011-12-24 22:54
[求助] verilog hdl语言，小问题求助，关于高阻态。	shuaizhang159 2011-12-24	34459	shuaizhang159 2011-12-24 16:01
[原创] .18制程芯片外部通过pad向clock tree灌入100M左右的时钟可行不？	chenzhao.ee 2011-11-15	11773	luo147258 2011-12-24 15:41
请问为什么要用独立的电路综合软件如synplify呢?	bluerainbow 2004-3-8	53303	kingmemory 2011-12-24 13:18
[求助] 关于状态机被综合掉的问题	greenapl1985 2011-12-24	13438	vongy 2011-12-24 11:36
[求助] Technology Map Viewer与RTL Viewer描述电路不一样	speedUp 2011-12-22	39441	zhangbinsniper 2011-12-23 23:52

1 ... 620 621 622 623624625 626 627 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31017|排名: 10

快速发帖

浏览过的版块

站长推荐 /1