在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
悬赏 [原创] 请教怎样驱动型号为TCD1206的CCD? - [悬赏 10 信元资产] attachment 芯片爱好者 2010-11-15 13517 hotsauceisme 2011-12-28 21:38
[求助] 小弟求助 FPGA RAM 8位读写VERILOG代码 谁有啊?谢谢了 gangsterzhang 2011-12-27 12524 xiaoli055 2011-12-28 20:20
[求助] chipscope 13.2 window版本,谁有破解方法? wangsikao 2011-12-27 11661 雨打溪风 2011-12-28 18:19
[求助] 关于.do文件 shxr 2011-12-28 63050 wkx820313 2011-12-28 17:35
[求助] EDK why2009a 2011-12-28 12323 why2009a 2011-12-28 17:31
[原创] DC,primetime,astro可以在fedora12上运行吗  ...23 xiaoangie 2010-4-8 296829 conghung2012 2011-12-28 10:49
[求助] Virtex6的MMCM问题 swe21 2011-12-26 34464 swe21 2011-12-28 09:32
[求助] 如何对这种类型的信号进行时序约束  ...2 speedUp 2011-12-20 155770 speedUp 2011-12-28 08:32
[求助] Xilinx存储器IP核使用问题!!! purewqk 2011-12-27 22279 110500623 2011-12-28 08:17
[活动] 加入FPGA交流群,交流经验共同提高 besttwo 2010-3-30 86024 source03 2011-12-27 16:58
[求助] fsdb是神马文件 shxr 2011-12-27 42110 neoitachi 2011-12-27 16:46
[求助] 现在2FSK数字解调都有哪些方法?有不有相关的资料? xiangshunran 2011-12-27 11816 cnasic@163.com 2011-12-27 14:54
[求助] 请教:ise 的timing score 太高,怎么把它降下来啊? hongyijia13 2011-12-26 23111 hongyijia13 2011-12-27 09:52
[求助] 刚学用X-hdl,有个error求助各位~~ hidecom 2011-12-26 02109 hidecom 2011-12-26 18:25
[求助] FPGA中怎么实现clock gate chenzhao.ee 2011-12-23 82486 buley 2011-12-26 17:22
[讨论] FPGA红色飓风是垃圾 panhaojie 2011-12-21 42320 buley 2011-12-26 17:21
大版主还有一个timing violation问题想请问你!! yifan225 2005-9-15 54558 conghung2012 2011-12-26 16:51
[求助] Signal Tap看到的ADC过来的数据不对? attach_img yuancirclejun 2011-11-8 53739 huxiaokai2005 2011-12-26 13:37
[求助] 关于vcs的问题 xmffsf 2011-12-26 11728 chlor 2011-12-26 11:10
[求助] 如何解释xilinx中的BUFGP attach_img wangbo19852008 2011-12-22 55961 zlb2000 2011-12-26 09:59
[解决] 各位大神见过344): Internal error: . engbe 2011-12-24 22472 qlengyu 2011-12-26 08:15
[求助] 数字信号处理怎么在FPGA板上实现 yxf454650 2011-12-24 31984 qlengyu 2011-12-26 08:08
[求助] 谁有dspbuilder11.0的破解? nathanlgy 2011-6-10 32634 magee 2011-12-25 23:14
请教一下计时器的设计 westangel 2006-11-4 63484 qingjj 2011-12-25 15:23
[求助] 【遇到奇怪问题】加入ucf到工程但是不认 clwylclwyl 2011-12-18 83497 KevinIC 2011-12-25 14:46
[求助] Altera FPGA NIOSII 编译错误信息 skyccd 2011-12-24 32415 skyccd 2011-12-25 12:35
[求助] 有么有Verilog实例比较多的资源推荐一下? snn 2011-12-24 22263 snn 2011-12-25 10:03
[求助] verilog中关于并行传输的问题  ...2 chen5135053 2011-6-4 106585 songchao236 2011-12-24 22:54
[求助] verilog hdl语言,小问题求助,关于高阻态。 attach_img shuaizhang159 2011-12-24 34457 shuaizhang159 2011-12-24 16:01
[原创] .18制程芯片外部通过pad向clock tree灌入100M左右的时钟可行不? chenzhao.ee 2011-11-15 11773 luo147258 2011-12-24 15:41
请问为什么要用独立的电路综合软件如synplify呢? bluerainbow 2004-3-8 53300 kingmemory 2011-12-24 13:18
[求助] 关于状态机被综合掉的问题 greenapl1985 2011-12-24 13436 vongy 2011-12-24 11:36
[求助] Technology Map Viewer与RTL Viewer描述电路不一样 speedUp 2011-12-22 39436 zhangbinsniper 2011-12-23 23:52
[求助] 请教各位高手 关于FPGA学习的问题 wxyj789800 2011-12-23 11824 shiyinjita 2011-12-23 20:20
[求助] 设计一任意序列检测器(待测序列右移串入/并出)波特率9600 893198256 2011-12-23 01911 893198256 2011-12-23 16:52
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 00:43 , Processed in 0.054908 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块