在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4903|回复: 6

[求助] FPGA中PLL对输入时钟有什么要求

[复制链接]
发表于 2012-3-14 21:53:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA中内嵌的PLL对输入时钟的频率范围和频率波动有要求吗?输入能否有毛刺?比如说能否跟踪经电压传感器采集的电网电压相位(电压传感器采集的电压信号经过零比较,转换到合适的电压后送给FPGA,电网电压频率有微小波动(49.5Hz~50.5Hz),且有谐波),求高手指教
发表于 2012-3-15 08:58:42 | 显示全部楼层
工频是无法了。输入时钟一般都在5MHz以上了。这个不同的FPGA时钟输入范围不一样了。这个需要阅读你选择FPGA的相关datasheet
发表于 2012-3-15 10:04:09 | 显示全部楼层
路过,共同学习
 楼主| 发表于 2012-3-15 15:47:02 | 显示全部楼层
发表于 2012-3-15 22:24:48 | 显示全部楼层
in general case, your input clock frequency must be larger than 10MHz.
if clock has larger jitter or glitch, PLL may be lost lock.
发表于 2012-3-18 01:10:25 | 显示全部楼层
fpga内嵌的pll对输入频率有要求,50Hz太低了。
发表于 2012-3-18 11:17:39 | 显示全部楼层
看datasheet中关于时钟的描述吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 06:11 , Processed in 0.023494 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表