verilog 输入输出位宽可调

zxxqs · 发表于 2012-3-13 13:48:00

您需要登录才可以下载或查看，没有账号？注册

x

如题，现在要做个乘法运算模块，由于输入位宽不确定，导致输出位宽不确定，这样该如何设计？
由于要节约成本，希望能做成个可调的。

zxxqs · 发表于 2012-3-13 13:48:52

有人来额

zxxqs · 发表于 2012-3-13 13:51:05

会有人来么

eagle654321 · 发表于 2012-3-14 12:48:11

好像这个硬件确定了，port就不能修改，
但是你可以设计最大的位宽

dreamylife · 发表于 2012-3-14 13:08:43

只能做成实际情况中最大位宽的吧。。。电路layout出来之后也不能按需变化啊。。。要是想可调，也只能降低功耗，成本上不会降低

[求助] verilog 输入输出位宽可调