急！！TestBench对输出口的状态定义

wonka · 发表于 2007-3-29 15:13:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

由于被测uut的几个输出口需要在接收信号并处理一段时间后才会输出高低电平，请问在此之前，我应该在TestBench中如何定义这几个输出口状态？是顶定义'U'吗？为何会出现如下警告信息？
Warning: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, the result will be 'X'(es).

西湖水 · 发表于 2007-3-30 13:44:10

不用的，你在testbench中把输出定义成wire就可以。不用任何赋值

wonka · 发表于 2007-3-30 16:33:53

谢谢二楼回复,我忘了说明TestBench是用VHDL写的,可以用wire吗?

wonka · 发表于 2007-4-2 19:45:27

VHDL应该没有wire吧?

zhbbhz · 发表于 2011-12-29 16:58:40

把所有输出赋初值试试！

急！！TestBench对输出口的状态定义

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1