在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3076|回复: 2

[求助] 求问:怎样使用design compiler对比两个设计的优劣?

[复制链接]
发表于 2012-1-5 11:30:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想看看平方根进位选择加法器和线性进位选择加法器的不同,但是用同样的delay约束情况下平方根的反而面积大。求个方法。。。谢~
发表于 2012-1-5 15:31:18 | 显示全部楼层
没有用过DC,不过最近一直想要学习试用下,在电驴下载,下了一个月都没下到,不知道是不是资源没有找对,LZ不介意的话,可否发一份安装文件给我啊;hdxjyzh@yahoo.com.cn,不胜感激!!!
不管如何,帮顶了!
发表于 2012-1-12 11:17:19 | 显示全部楼层
相同port,相同时钟频率,相同约束,compile以下,之后用report_qor看一下就可以了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:34 , Processed in 0.021384 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表