如何提高实现的设计的频率

Johnny_Cheng · 发表于 2011-12-7 16:55:29

回复 20# benny46

我说的codec指的是，编码解码器，就是按照总线的规定将数据转化成总线标准的数据格式发送输出去，或者将接收到的数据转化成一般的数据格式。数据发送的最大频率取决于设计实现的最高频率

Johnny_Cheng · 发表于 2011-12-7 16:57:07

回复 17# dreamylife

您这么说，看来这方面的书应该是很少了哈

Johnny_Cheng · 发表于 2011-12-7 17:02:34

回复 3# jack888518

我想看这方面的书，您能给推荐几本不？

Johnny_Cheng · 发表于 2011-12-7 17:57:57

发一个相关书籍的链接http://www.signalintegrity.com/Pubs/index.htm

abhong · 发表于 2011-12-7 22:02:25

要想提高工作频率，在写代码的时候就要考虑到你写的每一个局部会被翻译成什么电路，先通过工具找到critical path, 找到相应的代码，减少其寄存器间的组合逻辑。想优化代码，最好从头学学一些最基本的硬件computer algorithm, 比如怎么样用逻辑门实现加减乘除等逻辑运算，学过后，会让你对你写的代码有全新的认识。你会发现，光一个最简单的ripple carry的32位的全加器的组合逻辑延迟就已经很大了，对应到你的代码里可能只是一个加号。如果对数据的延迟要求不高的话，并行1.组合逻辑，2.加pipeline或活用状态机控制整个流程是从算法角度的主要优化方法，剩下的就只用提高工艺，或用指定的优化工艺库了。

xmffsf · 发表于 2011-12-7 22:03:16

流水线能增加吞吐量，采用硬件复制技术能减少延时

dreamylife · 发表于 2011-12-7 22:29:23

回复 22# Johnny_Cheng

应该也不少，只是我没查过。。。

emicleung · 发表于 2011-12-7 23:08:10

面积换速度啦！！！！

Johnny_Cheng · 发表于 2011-12-8 00:11:03

回复 25# abhong
谢谢您的指点，“写的每一个局部会被翻译成什么电路”，还有就是那些东西会被综合成寄存器，这些我都很想弄清楚，很想找到一些资料啥的，很遗憾，一直没有找到。不知道您能给推荐一些资料书籍不？谢谢啦。还有您说的一些基本硬件算法啥的，我也很想找一些资料，但也没找到啥东西来着。给推荐一些资料呗，谢谢O(∩_∩)O

sara0830 · 发表于 2011-12-11 20:36:09

高速数字电路设计~mark

[求助] 如何提高实现的设计的频率

站长推荐 /2