代码规范

shxr · 发表于 2012-1-6 10:17:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在介绍代码规范的时候，很多大侠都提到应尽可能避免同一时钟寄经过正沿寄存器又经过负沿寄存器，若不可以避免，则把正沿出发的和负沿触发的分别写在不同的模块，我的问题是，这个规范只是针对fpga来说的吧，asic应该没有这个限制吧？因为讲到原因的时候都会涉及到fpga上的资源，二asic不存在这个问题，大侠们是什么见解哩

chencsw · 发表于 2012-1-6 15:45:59

都要尽量避免这样的写法，无论FPGA 还是 asic

asyou · 发表于 2012-1-6 17:37:41

这个不是代码规范的问题吧，这个事设计的问题！

[讨论] 代码规范

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1