在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] verilog仿真中是有task求助 dongzi2012 2014-12-13 42689 dongzi2012 2014-12-14 21:17
[求助] 关于数字下变频DDC系统设计的~~用的DSP builder设计~~请大侠指教 yinzhao8725 2014-12-14 12344 yinzhao8725 2014-12-14 20:50
[求助] 关于FPGA综合的问题 2319981848 2014-12-3 12361 xduryan 2014-12-14 20:49
[求助] xapp1052 chipscope调试问题 多一点 2014-12-4 32853 xduryan 2014-12-14 20:47
[求助] FPGA pcie ip硬核 xiaoxinhh510 2014-12-4 12724 xduryan 2014-12-14 20:45
[统计] FPGA 独有功能有哪些 小金豆 2014-12-8 32906 xduryan 2014-12-14 20:41
[求助] Xilinx FPGA的FIFO IP 问题 蚂蚁登山 2014-12-12 63338 xduryan 2014-12-14 20:29
[求助] 学习数字前端和搞嵌入式开发分别对以后工作有啥帮助呢 momoi11 2014-12-13 22568 guiqix 2014-12-14 17:11
[求助] 请问,夏宇闻verilog第一版第213页上HALT(HLT)是和哪个模块到引脚相连? china12321 2014-12-14 01756 china12321 2014-12-14 16:52
[原创] Quartus 14.0.0.200  ...234 pilot7 2014-7-8 3411040 woai2020 2014-12-14 14:37
不知道有没有人做过tcpip的芯片? xjtu_zhanglei 2007-9-17 54163 qinze111111 2014-12-13 23:18
[求助] modelsim模拟时出现# Error loading design问题 lvyisu123 2013-2-2 310114 小小超 2014-12-13 10:51
[求助] quartus 11.1调用DDR2 SDRAM IP核出错求助 z_alfred 2014-12-12 02212 z_alfred 2014-12-12 17:15
[求助] 状态的嵌套 574920045 2014-12-11 32265 574920045 2014-12-12 14:45
[招聘] 招聘 FPGA/SOPC工程师 franky_kin 2014-11-19 33395 walterqin 2014-12-12 13:26
[讨论] 在questasim10.0b中,加波形有没有快捷 董小三 2014-12-12 11532 qi078 2014-12-12 11:34
[求助] 数字前端的算法求助 2013211842 2014-12-8 32381 2013211842 2014-12-11 23:19
[讨论] 讨论一下关于FPGA除法器的实现 alanzheng1978 2014-12-11 12737 加油99 2014-12-11 22:22
[求助] 关于PCI硬件设备无法设备的问题 nyz974 2014-12-9 22195 nyz974 2014-12-11 21:28
[求助] 请教ISEDES和OSERDES的问题。。。 RunningA 2014-3-3 22563 gubels 2014-12-11 20:14
[求助] synplify综合时用到的fdc约束,里面的命令怪怪的。 hongfeng575 2014-12-11 03072 hongfeng575 2014-12-11 17:34
[讨论] Verilog里面有没有$random用法,可以在两个元素中随机,要么a,要么b 董小三 2014-12-11 24042 lvlv2011 2014-12-11 15:39
[原创] FPGA异步检测 国科海天 2014-11-16 32595 董小三 2014-12-11 15:27
[求助] 请问现在还能买到XILINX ML507 的开发板吗? alwayssq 2014-12-5 11701 adrian7 2014-12-11 11:52
[求助] $random的一个小问题 ChenshJoy 2014-12-10 12271 jun_dahai 2014-12-11 09:33
[原创] SPI通信的Verilog代码 qq1328454800 2014-12-10 27637 qq1328454800 2014-12-10 20:59
[求助] verilog 消抖实验,单独的模块能实现消抖,别的模块调用时没法实现 wlmnzf 2014-12-9 12152 wlmnzf 2014-12-10 18:36
[求助] 想写一本fpga的书,不知道放在哪个论坛,读的人多些  ...23456 easyma 2013-3-17 5518336 水泥 2014-12-10 14:56
[求助] 关于timescale的问题 ChenshJoy 2014-12-9 32476 2008051318 2014-12-10 12:26
[求助] quartus 12.1 sp1 版本,建立新工程的时候,加载器件报错的问题。 luokanx 2014-12-10 02478 luokanx 2014-12-10 12:03
[求助] 标准单元特征化lib中index设置问题 清水行者 2014-10-17 23041 lizh2016 2014-12-9 21:01
[转贴] XILINX 下载线真正进入USB2.0高速下载新时代 yunque 2014-3-29 56276 yuzz163 2014-12-9 14:10
[求助] 请问怎样求一个组合逻辑电路的关键路径  ...2 deganleu 2009-12-25 1210222 522526tl 2014-12-9 09:48
[资料] FPGA培训之quartus视频  ...2 lyn89125 2012-7-5 115319 yariyari 2014-12-8 21:28
[讨论] MAX+PLUS和QUARTUS II的问题 shenyang_ 2014-12-4 33886 shenyang_ 2014-12-8 20:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-27 20:38 , Processed in 0.053691 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块