在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhinvxing

[原创] 高手进来:关于余量slack的一点思考

[复制链接]
发表于 2011-8-4 16:36:39 | 显示全部楼层
好贴,学习了!
发表于 2011-8-5 10:15:03 | 显示全部楼层
hold 跟你的时钟多少 没有关系
发表于 2011-8-5 16:48:46 | 显示全部楼层
综合时,加紧约束是否可以呢?
发表于 2015-1-1 11:37:56 | 显示全部楼层
通常都认为Slack大于零,就不必担心。
但是我却遇到问题,现在正与FPGA供应商(就不说是哪家了)探讨。
有的生产批次的器件,运行出错,我慢慢优化,使得Slack余量(@Post-Layout)更大,则就能正常工作。
怀疑是FPGA厂家的该批次达不到std等级,有时间我会验证之。
德国大众都断轴,现代工业呀,成本压力,无语。
发表于 2015-1-3 08:10:32 | 显示全部楼层
回复 44# lab216


   那是不是也可以理解为设计工具对该系列硬件不是final优化版本所致?或者是对老器件支持不够好或bug所致?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 07:09 , Processed in 0.023724 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表