数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31037|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 427 428 429 430431432 433 434 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


请教：Cadence 的DFT工具叫啥名字？	cola588 2007-5-17	44707	ra3d 2014-11-28 23:26
[求助] DC 2012.06版，每次一开GUI就crash ...2 3	分特 2012-12-4	2611756	ra3d 2014-11-28 22:42
[求助] 使用FLASH过程出现的问题	崖边崖 2014-11-27	22860	崖边崖 2014-11-28 22:26
[求助] 谁有memory compiler 生成的.LIB .V文件啊	im1217 2012-3-12	42614	ra3d 2014-11-28 22:25
[求助] xilinx fpga布局布线后（place & route）的问题	jiaz_wx 2013-5-23	49524	acgoal 2014-11-28 21:10
[讨论] 上海富瀚微电子现在如何？	ahczqmz 2014-11-28	02470	ahczqmz 2014-11-28 20:57
[原创] standcell verilog 仿真模型	shengjun066 2014-11-28	13144	shengjun066 2014-11-28 19:52
[原创] 图像问题求助！！ ...2	lxt1020 2014-11-26	134528	richardxingxing 2014-11-28 18:46
[原创] 请问数据可以直接写进RAM核里面建立的mif文件吗	qmb3634098 2013-3-20	77737	cbg 2014-11-28 17:13
[求助] memory compiler生成SRAM的问题	rmflyer 2014-11-28	02144	rmflyer 2014-11-28 17:09
求助：IPcore生成BlockRAM遇到的问题	tezhong 2007-6-17	45776	cbg 2014-11-28 16:54
[求助] ICC导出的gds在candence里看不到线网名	belamy 2014-11-28	01796	belamy 2014-11-28 10:28
[求助] cic插值滤波器归一化增益需不需要在verilog代码中体现	hanxiong99 2014-5-31	23442	gygyg 2014-11-28 10:20
[求助] xilinx fpga ram	2319981848 2014-11-27	12119	linghuqiubai 2014-11-28 09:12
[求助] 有关半带插值滤波器的设计问题 ...2	hysterialee 2012-8-7	129657	fox2738 2014-11-28 00:45
[求助] 同样位宽的mux和比较器，哪个面积更大？	alenww 2014-11-27	13108	lg20025779 2014-11-27 19:27
[求助] 关于I2C主机寻址从机的问题	谁枫而飘 2014-11-27	11760	lg20025779 2014-11-27 19:25
[求助] ICC使用求助	onearangel 2014-11-26	12445	onearangel 2014-11-27 18:34
[求助] Timing Arcs是什么意思呢？	HADIST 2013-5-24	615944	522526tl 2014-11-27 16:58
[求助] 求问aldec编译verilog的问题	yschen9218 2014-11-27	02178	yschen9218 2014-11-27 14:16
[求助] 想自己做个电子时钟 - [阅读权限 255]	西西在冰城 2014-11-23	82369	西西在冰城 2014-11-27 11:48
[求助] 对于case语句的讨论	seanweis 2014-11-27	22338	seanweis 2014-11-27 11:34
[讨论] 在verilog程序中可以调用VHDL写的模块么？	kekeguda 2012-10-20	76645	michaelzhang561 2014-11-27 10:25
Verilog 如何调用VHDL模块	l386 2008-12-12	411164	michaelzhang561 2014-11-27 10:10
[原创] FPGA I2C配置编解码芯片老不成功	jinchun101607 2014-11-24	22607	jinchun101607 2014-11-27 09:27
[求助] Verilog仿真问题	seraph1001 2014-11-18	11984	seraph1001 2014-11-26 21:32
[求助] DDR3	江海堕游 2014-11-26	02170	江海堕游 2014-11-26 21:05
[求助] 如何提高FPGA综合后的最高频率？	zhuyuefeng2009 2014-11-18	83634	gjb649666926 2014-11-26 12:40
[求助] 学生党求姿势，FPGA怎么烧写？	陶乾刚 2014-11-22	52656	gjb649666926 2014-11-26 12:39
[求助] DC逻辑综合求助	onearangel 2014-11-25	74679	onearangel 2014-11-26 12:01
[求助] 本科进华为海思能干嘛。。。 ...2 3 4 5 6	thanksoar 2011-9-7	5128400	CC长兴 2014-11-25 22:36
[求助] vivado multi_path 问题求助	denifee 2014-11-25	12043	polozpt 2014-11-25 20:55
[求助] 逻辑延迟占25%，连线延迟占75%的话是不是代码有问题了？	zhuyuefeng2009 2014-11-24	32510	zhuyuefeng2009 2014-11-25 19:35
[求助] EP4CE22E22的101脚怎么设置才能使用？	wgang0224 2014-11-24	13498	zhaojingzb 2014-11-25 19:08
[求助] 请问zynq7000的普通差分线的速度	gaigaihust 2014-11-25	01706	gaigaihust 2014-11-25 16:32

1 ... 427 428 429 430431432 433 434 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31037|排名: 5

快速发帖

浏览过的版块

站长推荐 /2