EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 427 428 429 430431432 433 434 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] input delay /output delay ？ ...2 3	shiyinjita 2012-1-12	2610649	503295064 2014-12-18 00:30
[求助] 遇到一个奇怪的问题,求解答!	newaysoft 2013-8-28	83133	503295064 2014-12-18 00:28
[求助] 关于FPGA的LE中的SLOAD端口的疑问，向高手求教	a290727130 2014-7-15	43577	503295064 2014-12-18 00:07
[求助] 怎么将原有电路中的并行组合逻辑全部用串行迭代时序逻辑替代掉（有示意图）？	zhuyuefeng2009 2014-12-14	62879	zhuyuefeng2009 2014-12-18 00:03
[求助] 新手真心求助7段显示器跑马灯	lodadesmond 2014-12-16	22645	lodadesmond 2014-12-17 23:02
[求助] DE2-70上的摄像头视频采集，不会做啊，ov7725摄像头，用FPC插到扩展插槽， - [悬赏 5 信元资产]	Lynn3080 2014-12-17	01933	Lynn3080 2014-12-17 19:09
[原创] 智多晶——FPGA/CPLD	jxfzysf 2014-12-17	12108	jxfzysf 2014-12-17 16:38
[求助] 急求解答~~ISE生成DDR2的控制器，在仿真时的问题~~~	JIANGXHUA 2014-12-16	32199	rowen800 2014-12-17 16:33
[原创] 用低成本的ALTERA CYCLONE IV做TCP/IP协议的百兆以太网	cswcswcsw 2014-12-16	13202	haitaox 2014-12-17 10:47
[原创] 针对verilog 编写的VIM 函数	yuanqui_cn 2014-12-17	02369	yuanqui_cn 2014-12-17 07:24
[原创] 芯片前端的咨询	670687308 2014-10-27	32670	zpf2014 2014-12-16 22:46
[求助] 弄了一个多月，实在弄不出来，时序约束还是资源问题呀。 ...2	rokwlp 2011-9-14	126645	gg9132qq 2014-12-16 20:06
[求助] 求教 ise13.3如何在win7 64位下加强CPU利用率	cryinrain 2014-12-16	22158	gg9132qq 2014-12-16 20:03
[求助] xilinx BRAM问题	574920045 2014-12-15	33250	574920045 2014-12-16 13:02
[讨论] 个人对sta的问题和理解，恳请前辈们更正和补充	cyberly 2012-10-27	93093	503295064 2014-12-16 00:43
[讨论] 8b10bserdes请教	fgm1982 2014-12-16	02357	fgm1982 2014-12-16 00:19
[求助] 各位大侠and版主，PCI Express CEM 3.0 Specification求共享啊 - [已解决]	Jerry_K 2014-12-10	43157	shiyinjita 2014-12-15 23:27
nvidia面试归来 ...2 3 4 5 6..22	bressanon 2006-10-20	21272391	yariyari 2014-12-15 20:32
[求助] 求一份回波消除的源代码 verilog或vhdl的	gguoke@126.com 2014-12-15	01848	gguoke@126.com 2014-12-15 16:44
[讨论] 关于DDR2的IP（altera）生成	ckzuan 2012-4-24	77738	zhoushen_kr 2014-12-15 16:15
[求助] 我写了一个解码器怎么在Zedboard上调试，以前用的是sparten6	zhuyuefeng2009 2014-12-15	02080	zhuyuefeng2009 2014-12-15 14:10
[求助] xilinx 寄存器区别 LUT/IOB	supercainiao 2014-12-14	24977	supercainiao 2014-12-15 01:55
[原创] 64位modelsim10.1c se 下载破解 ...2	woai2020 2014-10-11	124929	jiee 2014-12-14 22:27
[求助] verilog仿真中是有task求助	dongzi2012 2014-12-13	42553	dongzi2012 2014-12-14 21:17
[求助] 关于数字下变频DDC系统设计的~~用的DSP builder设计~~请大侠指教	yinzhao8725 2014-12-14	12287	yinzhao8725 2014-12-14 20:50
[求助] 关于FPGA综合的问题	2319981848 2014-12-3	12249	xduryan 2014-12-14 20:49
[求助] xapp1052 chipscope调试问题	多一点 2014-12-4	32747	xduryan 2014-12-14 20:47
[求助] FPGA pcie ip硬核	xiaoxinhh510 2014-12-4	12606	xduryan 2014-12-14 20:45
[统计] FPGA 独有功能有哪些	小金豆 2014-12-8	32811	xduryan 2014-12-14 20:41
[求助] Xilinx FPGA的FIFO IP 问题	蚂蚁登山 2014-12-12	63215	xduryan 2014-12-14 20:29
[求助] 学习数字前端和搞嵌入式开发分别对以后工作有啥帮助呢	momoi11 2014-12-13	22443	guiqix 2014-12-14 17:11
[求助] 请问，夏宇闻verilog第一版第213页上HALT（HLT）是和哪个模块到引脚相连？	china12321 2014-12-14	01715	china12321 2014-12-14 16:52
[原创] Quartus 14.0.0.200 ...2 3 4	pilot7 2014-7-8	3410620	woai2020 2014-12-14 14:37
不知道有没有人做过tcpip的芯片？	xjtu_zhanglei 2007-9-17	54043	qinze111111 2014-12-13 23:18
[求助] modelsim模拟时出现# Error loading design问题	lvyisu123 2013-2-2	310021	小小超 2014-12-13 10:51

1 ... 427 428 429 430431432 433 434 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 9

快速发帖

浏览过的版块

站长推荐 /1