数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31037|排名: 14

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 429 430 431 432433434 435 436 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请教一个关于FPGA内部时钟资源的问题	jys1990 2014-11-19	11869	xduryan 2014-11-20 23:29
[求助] 需要　AMBA　AHB 的verilog 代码	redleaf1988 2014-11-20	02316	redleaf1988 2014-11-20 20:34
[求助] 做FPGA+摄像头+VGA显示的视频采集系统，摄像头选什么的好	Lynn3080 2014-11-20	11887	jinbo_alty 2014-11-20 17:54
[求助] DC综合时，SPI的SDO和SCLK之间要加约束吗？	orlye 2013-3-5	65836	foxfoxes 2014-11-20 13:47
[求助] Virtex-6 的乘法器资源有两种，请问各自的优势是什么？	ttxs2009 2014-11-19	32243	panlei_wh 2014-11-20 11:34
[求助] vivado 版本是偶数版稳定还是奇数版稳定？	masure 2014-11-20	02854	masure 2014-11-20 11:30
[求助] 用于做基于FPGA的视频采集处理系统的摄像头用那种比较好	Lynn3080 2014-11-20	01700	Lynn3080 2014-11-20 09:40
[求助] 【求助】zynq-a9系统中在PL侧配置Microblaze核，访问PS侧OCM出错	nkhuhuhu 2014-11-19	02237	nkhuhuhu 2014-11-19 23:09
[求助] Zynq-a9与Microblaze共存的系统 Debug遇到的问题，求解答	nkhuhuhu 2014-11-19	01775	nkhuhuhu 2014-11-19 23:04
[求助] 请教关于quartus如何添加时序约束	hzh_zxc 2011-6-15	914083	笑陵韵 2014-11-19 16:46
[求助] Altera寄存器没有复位为0，也没有赋初值为0，编译之后输出是低电平还是高电平？	panlei_wh 2014-11-19	22438	panlei_wh 2014-11-19 15:41
[求助] ISE error pack：679 求助！急	远方加油 2014-11-18	32478	acgoal 2014-11-19 13:03
[求助] 研究生毕设 ...2	Lynn3080 2014-10-21	125438	360975717 2014-11-19 11:16
[求助] 一个时序优化的问题。。。。 ...2 3	东方之子yj 2014-11-17	247730	东方之子yj 2014-11-19 10:42
[求助] 请问在没有IP核代码只有板子的时候怎么验证设计的正确性？	360975717 2014-11-19	01695	360975717 2014-11-19 10:41
[求助] verilog 敏感列表 ...2	飞的更高8 2010-11-25	117221	wuleitju 2014-11-19 09:37
[求助] SystemC代码debug求助	sylorbeijing 2014-11-19	02129	sylorbeijing 2014-11-19 07:34
[求助] DDR3求助	wangzhencast 2014-11-3	32551	CoCo3646 2014-11-18 22:48
[讨论] verilog存储器类型变量，占用资源较多 reg [22:0] rom_base_10Hz [0:120]	miaoxikui 2014-11-5	55156	archillios 2014-11-18 22:20
[求助] Altera uniphy_ddr3_controller 错误	yxic 2011-12-31	99703	CoCo3646 2014-11-18 21:59
[求助] quartus用IP核生成DDR3 SDRAM CONTROLLER WITH UNIPHY时编译出错	getitstart 2014-4-21	88090	CoCo3646 2014-11-18 21:58
[求助] 求大胜！！！单端口和双端口RAM的区别是啥？？？	坤子 2014-11-3	23426	acgoal 2014-11-18 20:11
[讨论] 感觉ISE的UCF语法好乱啊……	linghuqiubai 2014-11-18	02323	linghuqiubai 2014-11-18 11:20
[招聘] tms320f28335开发板	小小天地 2014-11-17	03157	小小天地 2014-11-17 20:42
[求助] 谁有Xilinx ISE Design Suite 10.x FPGA开发指南-逻辑设计篇的CDROM的资料	691564736 2013-5-25	94200	haoliuxin 2014-11-17 16:35
[求助] 求支持ISE10.1的Modelsim XE 软件	314817981 2014-11-17	01641	314817981 2014-11-17 14:56
[求助] 求助$signed的用法 ...2	welco 2011-11-17	1018932	cbg 2014-11-17 14:31
[求助] eflash控制器设计问题求助	courageheart 2014-11-12	45778	courageheart 2014-11-17 11:29
[求助] xilinx的fifo使用	574920045 2014-11-14	32331	574920045 2014-11-17 08:52
[求助] 请教一个语法问题	xikezn 2014-11-8	73306	tong_nus 2014-11-16 20:08
[求助] SOS，vivado综合一直卡在Initial Routing	qinzhanao 2014-11-9	35079	ymtjsslh 2014-11-16 10:42
[求助] 使用分频时钟模块的复位问题	qianyuji 2014-11-13	84697	xduryan 2014-11-16 10:18
[原创] 从快速时钟到慢速时钟的 multicycle path 设置	woody0921 2014-11-16	02273	woody0921 2014-11-16 02:58
[求助] 后学末进求助论坛各位大大！！！ ...2	GIOOIG 2012-6-5	115186	glace12123 2014-11-15 23:56
[求助] DCI的VRN和VRP接反了，有什么影响吗？	cuizehan 2010-10-21	23654	jys1990 2014-11-15 15:36

1 ... 429 430 431 432433434 435 436 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31037|排名: 14

快速发帖

浏览过的版块

站长推荐 /2