在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
Verilog 如何调用VHDL模块 l386 2008-12-12 411371 michaelzhang561 2014-11-27 10:10
[原创] FPGA I2C配置编解码芯片老不成功 jinchun101607 2014-11-24 22744 jinchun101607 2014-11-27 09:27
[求助] Verilog仿真问题 seraph1001 2014-11-18 12132 seraph1001 2014-11-26 21:32
[求助] DDR3 江海堕游 2014-11-26 02267 江海堕游 2014-11-26 21:05
[求助] 如何提高FPGA综合后的最高频率? zhuyuefeng2009 2014-11-18 83759 gjb649666926 2014-11-26 12:40
[求助] 学生党求姿势,FPGA怎么烧写? 陶乾刚 2014-11-22 52842 gjb649666926 2014-11-26 12:39
[求助] DC逻辑综合求助 onearangel 2014-11-25 74907 onearangel 2014-11-26 12:01
[求助] 本科进华为海思能干嘛。。。  ...23456 thanksoar 2011-9-7 5129529 CC长兴 2014-11-25 22:36
[求助] vivado multi_path 问题求助 denifee 2014-11-25 12177 polozpt 2014-11-25 20:55
[求助] 逻辑延迟占25%,连线延迟占75%的话是不是代码有问题了? zhuyuefeng2009 2014-11-24 32608 zhuyuefeng2009 2014-11-25 19:35
[求助] EP4CE22E22的101脚怎么设置才能使用? wgang0224 2014-11-24 13550 zhaojingzb 2014-11-25 19:08
[求助] 请问zynq7000的普通差分线的速度 gaigaihust 2014-11-25 01736 gaigaihust 2014-11-25 16:32
[求助] modelsim testbench verilog有没有产生随机无符号数的函数?? xu7936 2014-11-22 24239 xu7936 2014-11-25 15:30
[求助] 通过FPGA烧写外部EPCQ256 flash问题请教(讨论) 曾义和 2014-11-25 14811 曾义和 2014-11-25 14:25
[求助] 在线跪求大神解决EDK中Powerpc中断的问题 1991邂逅1991 2014-11-24 12486 1991邂逅1991 2014-11-25 11:21
[求助] FPGA的全局时钟管脚 linghuqiubai 2014-11-19 86348 linghuqiubai 2014-11-25 09:46
[求助] What is the best book to learn Verilog 龚_利90 2014-10-11 32262 sky333 2014-11-25 03:17
[求助] Xilinx的不同的器件之间占用的资源数量可以相互转换吗? zhuyuefeng2009 2014-11-24 11964 buley 2014-11-25 00:14
[求助] 求助:关于xilinx 板级验证的一个问题,望FPGA大神多多指教 bboyzhangyu 2014-11-24 22443 buley 2014-11-25 00:13
[求助] 毕业论文求助(急)dds频率可变方波的产生  ...2 血与泪交织 2013-6-2 107319 bucker007 2014-11-24 23:51
[求助] ISE中支持systemverilog吗? zhuyuefeng2009 2013-12-15 62870 zhuyuefeng2009 2014-11-24 21:40
[求助] DE0-NANO烧写求助 zzczx 2014-11-21 24626 zzczx 2014-11-24 21:07
[求助] 恳请用过AHB总线的大侠指点迷津 ttxs2009 2012-10-9 82872 redleaf1988 2014-11-24 21:02
[求助] 谁知道switching characterictics是什么意思? zhuyuefeng2009 2014-11-24 23348 zhuyuefeng2009 2014-11-24 20:35
[求助] 关于串口通信乱码求教 sjdz2006 2014-11-24 43826 sjdz2006 2014-11-24 20:01
[求助] 关于综合出latch(es)的问题 dongrilu 2014-11-24 12151 chengroc 2014-11-24 19:34
[求助] 有谁遇到这样的问题,求大神帮忙 上官紫虞 2014-11-24 12066 上官紫虞 2014-11-24 17:04
[解决] modelsim仿真 2014在水一方 2014-11-22 22786 2014在水一方 2014-11-24 14:30
[求助] 求助 cyclone v 编译ddr2 IP 报错 小和尚001 2014-5-5 44949 zcjzcj11 2014-11-24 11:18
[求助] 求大神相救,感激不尽 隔壁的小杜 2014-11-23 45698 woshioc 2014-11-24 10:43
[求助] Xilinx 的 PCIE DMA传输 国科海天 2014-11-24 02886 国科海天 2014-11-24 09:00
[原创] ADI公司TS系列DSP的link port接口 和xilinx 高速接口设计 gg9132qq 2014-11-11 74390 gg9132qq 2014-11-23 21:08
[原创] 跨时钟域信号时序分析问题 bitwzj 2014-11-21 33832 zhangbinsniper 2014-11-23 20:42
[求助] 利用modelsim仿真MegaWizard_Plug-in调用的pll IP核时钟无法实现 江南炊烟 2013-7-23 53486 fpgazhao 2014-11-23 19:16
[讨论] FPGA中如何修复hold违约? dennisi123 2014-11-22 23613 dennisi123 2014-11-23 15:51
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 14:35 , Processed in 0.069019 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块