在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 谁有Mentor的ReqTracer fisher5090 2014-12-8 02112 fisher5090 2014-12-8 19:59
[求助] ISE10.1在win7x64下是不是装不上? superheasy 2014-12-8 01993 superheasy 2014-12-8 16:29
[求助] verilog 中关于For 循环的使用 xiex0114 2014-12-5 32435 xiex0114 2014-12-8 13:16
[求助] 用questasim仿真老是出问题啊。。。。。 toneytang 2012-11-23 33318 shimuzhou 2014-12-8 11:40
如何远程使用questasim?  ...2 subos 2008-7-23 128615 shimuzhou 2014-12-8 11:38
[讨论] 接收机恢复的基带信号怎么确定判决门限值??? shijunming2008 2014-12-8 01865 shijunming2008 2014-12-8 11:20
[求助] 求助!怎么在EDK环境下将程序烧写进Flash 1991邂逅1991 2014-12-8 01548 1991邂逅1991 2014-12-8 09:43
[求助] planahead调用Synplify问题 bailin7134 2014-12-8 01909 bailin7134 2014-12-8 08:51
[求助] I2C从机 和型号源模型怎么处理 有可综合的模块吗 522526tl 2014-12-7 01842 522526tl 2014-12-7 19:29
[求助] 多位优先级编码器中如何使用for 循环精简代码? - [已解决] JoyShockley 2014-12-7 43511 JoyShockley 2014-12-7 19:24
[求助] 如何将普通算法修改为适合VLSI实现的并行化算法,求推荐资料 zhuyuefeng2009 2014-12-6 12434 zhuyuefeng2009 2014-12-6 22:01
[求助] 用FPGA验证基于8051的小型系统该如何着手 清霜一梦 2014-11-25 53123 清霜一梦 2014-12-5 14:40
[求助] 基于FPGA的8051核移植请教 清霜一梦 2014-12-5 02657 清霜一梦 2014-12-5 14:29
[讨论] Xilinx ISE 里估计功耗的工具到底有多聪明? ttxs2009 2014-11-29 64268 shiyinjita 2014-12-5 12:56
[求助] 通信协议中读写问题!!求助~非常感谢 ChenshJoy 2014-12-5 22459 ChenshJoy 2014-12-5 12:11
[求助] i2c testbench求助 小沫鸭梨大 2014-3-21 94230 IC123321 2014-12-5 10:48
[求助] synopsys 的vcs软件那个common 是什么版本啊? xmffsf 2011-12-6 25432 鑫大星 2014-12-5 09:06
[求助] 请问一下FPGA中的电平LVCOMS3.3v和LVTTL3.3v有什么不同 guangli89 2014-12-4 12757 yariyari 2014-12-4 21:40
[求助] 关于ncverilog 仿真的问题 教父 2014-5-17 12749 ralphtw 2014-12-4 13:57
VCD格式的波形信息文件转换!  ...2 angelzhang 2004-9-13 1113839 ralphtw 2014-12-4 13:56
[求助] DQS for X8/X9/X16/X18/X32/X36是指的什么,谢谢 mingtian2010 2012-3-2 45776 zhoushen_kr 2014-12-4 13:44
[求助] 怎么让nWave在显示波形的时候显示信号的层次 yangyuf1 2010-12-27 63154 ralphtw 2014-12-4 12:18
[求助] modelsim仿真结果出问题,求大神帮忙 onearangel 2014-12-3 22072 onearangel 2014-12-4 10:47
[求助] 求助;FPGA控制JA1000 amabag 2014-12-3 42942 wgej1987 2014-12-4 09:32
[讨论] spartan6和spartan3的一点简单区别  ...2 shiyinjita 2011-9-18 1213384 wgej1987 2014-12-3 17:47
[求助] 想问:锁存器综合以后的底层门结构是NOR?还是NAND? bkhzw6 2014-12-1 22989 bkhzw6 2014-12-3 14:17
[求助] quartus2问题求助 yubolan 2012-12-22 32422 zhy910827 2014-12-3 10:27
[求助] reload coe file to RAM by vivado KAISHI 2014-12-2 14116 KAISHI 2014-12-3 02:57
[求助] ISE时序分析结果的Timing score的值有什么用 flyhouse112 2014-12-2 01799 flyhouse112 2014-12-2 22:31
[求助] quartus使用问题 wangwang231 2014-12-2 01438 wangwang231 2014-12-2 20:38
[求助] FPGA输出时钟抖动问题  ...2 eqgyzgs 2014-11-27 115982 yixuan898 2014-12-2 19:25
[求助] 普通I/O输入时钟使用DCM guyefeng123321 2014-12-1 22124 xdh1009 2014-12-2 18:05
[求助] 夏宇闻的书后面的简化CPU部分要看吗? unionten 2014-7-28 12114 steven0820 2014-12-2 18:03
[求助] 求助:ISE14.7 spartan6静态时序分析okay,后仿有setupviolation,为什么? sino_crane 2014-12-2 03387 sino_crane 2014-12-2 16:29
[求助] systemverilog中format specifier的%h和%x有什么区别? ysxiliu 2014-12-2 03757 ysxiliu 2014-12-2 15:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-28 05:32 , Processed in 0.058075 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块