关于可综合的VERILOG代码

麦林炮娘 · 发表于 2014-12-22 21:47:42

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

代码中有这么一段    if ((year_buf%4 == 0&&year_buf%100 !=0)||year_buf%400==0)
      max_day = 29;

   else

max_day = 28;

DC时不能综合，说是缺少这样的模块，主要是if括号里的怎么改写成可综合的语句？求好人解答一下。
      就是实现：year_buf能被400整除或year_buf能被4整除但不能被100整除的功能。

supercainiao · 发表于 2014-12-23 02:38:19

自己写一个求余数的电路，移位加减得出或者改变算法

jun_dahai · 发表于 2014-12-23 13:43:47

没有必要那么设计，先确定该设计使用年限，比如：2000-2100百年间，查找排列闰年就可以了

鬼舞十七 · 发表于 2014-12-23 17:09:04

也太高估库了，哪里来给你定制这么个除法器，你要综合工具上哪给你找

gaobaitong · 发表于 2014-12-26 20:04:37

%运算不可能直接综合出来，你得想别的办法：1，改逻辑，不用%运算；2，去买%运算的IP核；3，最好的方案，自己写一个%运算的IP核

freedomistic · 发表于 2014-12-27 17:24:11

一步一步分开来实现。

[求助] 关于可综合的VERILOG代码

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2