EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 434 435 436 437438439 440 441 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Altera uniphy_ddr3_controller 错误	yxic 2011-12-31	99877	CoCo3646 2014-11-18 21:59
[求助] quartus用IP核生成DDR3 SDRAM CONTROLLER WITH UNIPHY时编译出错	getitstart 2014-4-21	88311	CoCo3646 2014-11-18 21:58
[求助] 求大胜！！！单端口和双端口RAM的区别是啥？？？	坤子 2014-11-3	23633	acgoal 2014-11-18 20:11
[讨论] 感觉ISE的UCF语法好乱啊……	linghuqiubai 2014-11-18	02451	linghuqiubai 2014-11-18 11:20
[招聘] tms320f28335开发板	小小天地 2014-11-17	03404	小小天地 2014-11-17 20:42
[求助] 谁有Xilinx ISE Design Suite 10.x FPGA开发指南-逻辑设计篇的CDROM的资料	691564736 2013-5-25	94367	haoliuxin 2014-11-17 16:35
[求助] 求支持ISE10.1的Modelsim XE 软件	314817981 2014-11-17	01693	314817981 2014-11-17 14:56
[求助] 求助$signed的用法 ...2	welco 2011-11-17	1019290	cbg 2014-11-17 14:31
[求助] eflash控制器设计问题求助	courageheart 2014-11-12	45999	courageheart 2014-11-17 11:29
[求助] xilinx的fifo使用	574920045 2014-11-14	32509	574920045 2014-11-17 08:52
[求助] 请教一个语法问题	xikezn 2014-11-8	73584	tong_nus 2014-11-16 20:08
[求助] SOS，vivado综合一直卡在Initial Routing	qinzhanao 2014-11-9	35311	ymtjsslh 2014-11-16 10:42
[求助] 使用分频时钟模块的复位问题	qianyuji 2014-11-13	84995	xduryan 2014-11-16 10:18
[原创] 从快速时钟到慢速时钟的 multicycle path 设置	woody0921 2014-11-16	02380	woody0921 2014-11-16 02:58
[求助] 后学末进求助论坛各位大大！！！ ...2	GIOOIG 2012-6-5	115559	glace12123 2014-11-15 23:56
[求助] DCI的VRN和VRP接反了，有什么影响吗？	cuizehan 2010-10-21	23858	jys1990 2014-11-15 15:36
[原创] fifo depth 计算 ...2	zhouzhiping849 2010-6-18	107876	杀猪的日子 2014-11-15 11:58
[求助] 建立时间和保持时间不满足如何解决 ...2	歪枣树 2011-12-8	1418879	522526tl 2014-11-15 09:42
[求助] 求助：sram的偏移约束写法 ...2	sally050119 2014-11-12	168027	linghuqiubai 2014-11-14 17:50
[求助] FPGA新手关于板子型号的疑问 ...2	IC.Michael 2014-11-13	115258	a254591139 2014-11-14 15:05
[求助] vcs能取消显示特定类型的warning吗	xikezn 2014-11-13	12052	xikezn 2014-11-14 12:22
[求助] 求助，仿真时候时序自动改变？	suiciki 2014-11-14	22174	suiciki 2014-11-14 10:49
[求助] ncverilog 查看 toggle rate/coverage	jiaoxin12366 2013-8-15	12992	jiaoxin12366 2014-11-14 09:31
[求助] RC(RTL Compiler)怎样设置bc_wc时序分析	chenfengrugao 2014-11-10	12104	chenfengrugao 2014-11-14 09:17
[其它] TI DLP® LightCrafter™ Display 3010 评估模块	vipjph 2014-11-13	01902	vipjph 2014-11-13 21:42
[求助] Xilinx的vivado hls怎样加载其他系列fpga，而不单纯的V7系列fpga	daiyijun 2013-4-18	77664	wuliguo301 2014-11-13 20:19
[原创] 求大神指导，vivado14.2	ddmiker 2014-11-10	11878	wuliguo301 2014-11-13 20:15
[求助] modelsim 10.2b仿真，VHDL 中用debussy dump 出现NovasProc File: Foreign错误的问题 - [悬赏 200 信元资产]	leonardo_z 2014-11-5	13841	wuliguo301 2014-11-13 20:08
[原创] 求助 AMBA2.0协议的 AHB verilog代码	redleaf1988 2014-11-11	53857	redleaf1988 2014-11-13 19:11
[求助] EP4CGX150，jic烧写不成功，JTAG debugger提示时钟值不对	西邪 2014-11-13	02136	西邪 2014-11-13 14:40
[求助] silvaco在仿真的时候怎么在工艺仿真的剖面图上画出一簇电势线？就像tsuprem4那样	disun100 2014-11-13	01973	disun100 2014-11-13 11:43
[求助] 关于ALTLVDS_TX/RX无法使用相位偏移的问题	黑羽肃霜 2014-11-13	03882	黑羽肃霜 2014-11-13 10:24
[求助] 谁有《VerilogHDL数字设计与综合》的答案，望发妹纸一份，谢谢！！！	小笨熊 2014-11-11	12067	shiyinjita 2014-11-13 09:29
[求助] 求二手 Nexys3 Spartan-6 FPGA 开发板 ...2	zhpg009 2012-10-20	127833	它乡月明 2014-11-12 21:48
[求助] IUS92是否支持process	heritor 2014-11-12	02737	heritor 2014-11-12 20:45

1 ... 434 435 436 437438439 440 441 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31184|排名: 7

快速发帖

浏览过的版块

站长推荐 /1