在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
关于ise中启动modelsim的仿真问题!  ...23 liumeco 2006-11-8 2012015 foxfoxes 2014-10-29 21:53
[其它] Avnet/Xilinx X-Fest研讨会 zhoujinyou 2014-10-29 02469 zhoujinyou 2014-10-29 20:02
FPGA管脚分配需要考虑的因素 attachment  ...23456..7 cqm239 2008-3-20 6616155 yariyari 2014-10-29 19:53
[求助] quartusII编译报告里关于存储器的问题 Zhuzc 2014-10-29 01803 Zhuzc 2014-10-29 19:29
[求助] LM77温度传感器 wangj929281 2014-10-29 32229 wangj929281 2014-10-29 17:39
[原创] 每天晚上11点钟,免费回答各位留下的数字后端问题 IC后端 2014-10-26 43263 zhaojingzb 2014-10-29 11:57
[求助] 管脚分配出现的问题 attach_img  ...2 3008202060 2014-8-1 1213430 越远 2014-10-29 10:37
[求助] 请教各位,ALTERA的4C有没有支持mini-LVDS输出的IP或者方法? nklc2009 2014-10-29 01805 nklc2009 2014-10-29 09:45
[求助] Two digit BCD adder y1241012 2014-10-28 31903 yadog 2014-10-29 08:10
[求助] 新人求助关于modelsim仿真的问题 attach_img meozou 2014-10-28 42333 meozou 2014-10-29 01:43
[求助] 千兆以太网 ouyangbao 2014-10-28 01892 ouyangbao 2014-10-28 14:58
[求助] 二进制转BCD码verilog代码的综合警告 ls199007 2014-10-24 84516 ls199007 2014-10-28 12:20
[求助] 有没有讲基于FPGA的关于视频采集、处理、存储、显示等的书籍 Lynn3080 2014-10-27 01432 Lynn3080 2014-10-27 23:04
[求助] verilog语法看了,程序也编了一些,然后怎么做提高啊? renlei 2014-10-26 22011 renlei 2014-10-27 18:25
[求助] RNRZ_L随机不归零码的定义是什么? fascinate_lyd98 2014-10-27 03533 fascinate_lyd98 2014-10-27 15:28
[求助] 求解关于一道笔试题,用Verilog编一个接口转换电路 attachment  ...2345 yiyunzisu 2013-6-18 4020620 成长中的原始人 2014-10-27 14:55
[求助] xilinx,bram的functional model 仿真问题 attach_img puyaraimondii 2014-10-25 32738 zhaojingzb 2014-10-27 10:50
[原创] 请教关于verilog两模块输出信号如何同步的问题 lekin2003 2014-10-25 32417 jun_dahai 2014-10-27 09:31
[讨论] 有人做过关于存储器的寿命试验吗 Thin_king 2014-10-26 12684 chengroc 2014-10-27 09:05
[讨论] 如何生成0位宽信号 attach_img 似水如烟 2014-10-23 42733 似水如烟 2014-10-27 08:58
[求助] 关于FPGA封装标识 xiaomage123 2014-10-26 12017 yadog 2014-10-27 08:08
[求助] 请教个CPU异步接口转成local的问题 nicholas08 2014-10-26 02239 nicholas08 2014-10-26 19:56
[讨论] 海思半导体的待遇如何?硕士毕业4年,4年图像算法+verilog coding经验 lekin2003 2014-10-25 12798 阿a却 2014-10-26 15:47
[求助] Xilinx 7系列FPGA的T_DCI特性 linghuqiubai 2014-10-22 12235 linghuqiubai 2014-10-26 14:17
[求助] Kintex-7 FPGA终端电阻的开启和关断时间(已解决) linghuqiubai 2014-10-20 12086 linghuqiubai 2014-10-26 14:15
[求助] 弱问FPGA的三态输出buffer attach_img linghuqiubai 2014-10-26 22454 linghuqiubai 2014-10-26 14:06
[求助] 新手请教Verilog语法问题 shishenren 2014-10-24 32123 yadog 2014-10-26 13:10
[求助] 请教关于用普通逻辑实现memory compiler产生的memory的功能 risccpu 2011-3-15 82407 zhangdq 2014-10-26 11:07
[求助] 用FPGA往SRAM芯片中写数据,重复写多次才能写入,怎么解决? 322512lu 2014-9-10 83378 zhangdq 2014-10-26 10:57
[求助] QUARTUS II 64-BITS DKCJ02 2014-10-26 01527 DKCJ02 2014-10-26 09:50
[求助] modelsim分模块仿真的延时问题 attach_img  ...2 匡子语 2013-5-19 158419 guodaqn 2014-10-25 18:48
[求助] Vhdl generate语句的嵌套使用问题 ChrisTan 2014-10-25 13028 ChrisTan 2014-10-25 17:21
[原创] 分子分母均为变量的除法器verilog IP lekin2003 2014-10-25 01746 lekin2003 2014-10-25 12:15
[求助] 求助各位大神关于synplify_premier的 回忆那美 2014-10-25 01669 回忆那美 2014-10-25 10:24
[求助] std cell 驱动能力的finger 是什么意思? adamsogood 2014-10-25 02299 adamsogood 2014-10-25 10:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-23 13:50 , Processed in 0.047806 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块