关于FPGA的LE中的SLOAD端口的疑问，向高手求教

a290727130 · 发表于 2014-7-15 17:11:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

同样的一段代码，在RTL VIEW中看到的是从REG1到REG2的连线，但是在chip planner中观察到：1.有时候编译后的结果是REG1的输出进入下级LE的LUT的D端然后进入DFF；2.而再编译一次就变成REG1的输出直接进入由SLOAD控制的选择器，然后进入DFF。第一种情况的LUT增加了路径的延时。请问各路大神为什么两次编译中会出现不同的结果？如何控制？

haitaox · 发表于 2014-7-15 17:52:13

我之前的经验是，如果软件版本不变，设置不变，源文件不变。不管编译多少次，配置文件的内容都是不变的。

Timme · 发表于 2014-7-15 18:52:12

很遗憾的是，从哪个Pin进入，这个真的没法控制，除非eco

而Routing走哪里连eco都没法控制

kob · 发表于 2014-7-17 16:08:56

好！！！！！！

503295064 · 发表于 2014-12-18 00:07:23

每次布局布线都会改变的

[求助] 关于FPGA的LE中的SLOAD端口的疑问，向高手求教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2