在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2968|回复: 4

[求助] 关于FPGA的LE中的SLOAD端口的疑问,向高手求教

[复制链接]
发表于 2014-7-15 17:11:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
同样的一段代码,在RTL VIEW中看到的是从REG1到REG2的连线,但是在chip planner中观察到:1.有时候编译后的结果是REG1的输出进入下级LE的LUT的D端然后进入DFF;2.而再编译一次就变成REG1的输出直接进入由SLOAD控制的选择器,然后进入DFF。第一种情况的LUT增加了路径的延时。请问各路大神为什么两次编译中会出现不同的结果?如何控制?
发表于 2014-7-15 17:52:13 | 显示全部楼层
我之前的经验是,如果软件版本不变,设置不变,源文件不变。不管编译多少次,配置文件的内容都是不变的。
发表于 2014-7-15 18:52:12 | 显示全部楼层
很遗憾的是,从哪个Pin进入,这个真的没法控制,除非eco

而Routing走哪里连eco都没法控制
发表于 2014-7-17 16:08:56 | 显示全部楼层
好!!!!!!
发表于 2014-12-18 00:07:23 | 显示全部楼层
每次布局布线都会改变的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 05:53 , Processed in 0.021595 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表