在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] 在ISE中不能使用`include "usbf_defines.v"吗 redcats 2011-4-15 65679 outlier001 2014-10-31 16:52
对于复杂逻辑电路,如何书写高效率的testbench?  ...23 iscaszhang 2007-10-15 2815350 bkhzw6 2014-10-31 16:32
[求助] fpga编程运行问题 ksqnhm 2013-8-21 38398 guoxiliang 2014-10-31 15:30
[求助] 使用FPGA 专注数字信号处理还是逻辑设计 cornhill 2014-10-26 73591 index219 2014-10-31 10:49
[求助] 急|求指导 | microblaze调试问题 sewer_ninja 2014-10-30 12369 sewer_ninja 2014-10-30 18:10
[求助] 请教,ADC板卡和PCIe板卡之间数据接口  ...2 Rose_Kiss 2014-10-20 117193 lxtx603 2014-10-30 17:50
[求助] 求助一个问题,设计一个有符号数除法,被除数16bit,除数8bit,商和余数都是8bit lirongxuan 2014-10-20 53836 viva28 2014-10-30 12:38
求助:xilinx EDK_flash 擦写读 yingsto 2009-7-11 33395 咫尺天涯1124 2014-10-30 10:38
[求助] 求助,synplify 2013.03版本无法保存project,我是64位的win7 Lanaya 2014-10-29 54403 Lanaya 2014-10-30 08:45
[讨论] FPGA中JTAG接口电平一定是3.3V吗 zl138764 2014-10-27 33786 tkyao 2014-10-29 23:57
[求助] 请问怎么在项目初期验证soc的架构?  ...2 GIOOIG 2012-6-19 126777 tmcb 2014-10-29 22:30
关于ise中启动modelsim的仿真问题!  ...23 liumeco 2006-11-8 2012327 foxfoxes 2014-10-29 21:53
[其它] Avnet/Xilinx X-Fest研讨会 zhoujinyou 2014-10-29 02645 zhoujinyou 2014-10-29 20:02
FPGA管脚分配需要考虑的因素  ...23456..7 cqm239 2008-3-20 6617486 yariyari 2014-10-29 19:53
[求助] quartusII编译报告里关于存储器的问题 Zhuzc 2014-10-29 01849 Zhuzc 2014-10-29 19:29
[求助] LM77温度传感器 wangj929281 2014-10-29 32371 wangj929281 2014-10-29 17:39
[原创] 每天晚上11点钟,免费回答各位留下的数字后端问题 IC后端 2014-10-26 43373 zhaojingzb 2014-10-29 11:57
[求助] 管脚分配出现的问题  ...2 3008202060 2014-8-1 1213767 越远 2014-10-29 10:37
[求助] 请教各位,ALTERA的4C有没有支持mini-LVDS输出的IP或者方法? nklc2009 2014-10-29 01873 nklc2009 2014-10-29 09:45
[求助] Two digit BCD adder y1241012 2014-10-28 31998 yadog 2014-10-29 08:10
[求助] 新人求助关于modelsim仿真的问题 meozou 2014-10-28 42473 meozou 2014-10-29 01:43
[求助] 千兆以太网 ouyangbao 2014-10-28 01996 ouyangbao 2014-10-28 14:58
[求助] 二进制转BCD码verilog代码的综合警告 ls199007 2014-10-24 84675 ls199007 2014-10-28 12:20
[求助] 有没有讲基于FPGA的关于视频采集、处理、存储、显示等的书籍 Lynn3080 2014-10-27 01469 Lynn3080 2014-10-27 23:04
[求助] verilog语法看了,程序也编了一些,然后怎么做提高啊? renlei 2014-10-26 22148 renlei 2014-10-27 18:25
[求助] RNRZ_L随机不归零码的定义是什么? fascinate_lyd98 2014-10-27 03599 fascinate_lyd98 2014-10-27 15:28
[求助] 求解关于一道笔试题,用Verilog编一个接口转换电路  ...2345 yiyunzisu 2013-6-18 4021476 成长中的原始人 2014-10-27 14:55
[求助] xilinx,bram的functional model 仿真问题 puyaraimondii 2014-10-25 32892 zhaojingzb 2014-10-27 10:50
[原创] 请教关于verilog两模块输出信号如何同步的问题 lekin2003 2014-10-25 32549 jun_dahai 2014-10-27 09:31
[讨论] 有人做过关于存储器的寿命试验吗 Thin_king 2014-10-26 12811 chengroc 2014-10-27 09:05
[讨论] 如何生成0位宽信号 似水如烟 2014-10-23 42908 似水如烟 2014-10-27 08:58
[求助] 关于FPGA封装标识 xiaomage123 2014-10-26 12123 yadog 2014-10-27 08:08
[求助] 请教个CPU异步接口转成local的问题 nicholas08 2014-10-26 02370 nicholas08 2014-10-26 19:56
[讨论] 海思半导体的待遇如何?硕士毕业4年,4年图像算法+verilog coding经验 lekin2003 2014-10-25 12866 阿a却 2014-10-26 15:47
[求助] Xilinx 7系列FPGA的T_DCI特性 linghuqiubai 2014-10-22 12392 linghuqiubai 2014-10-26 14:17
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 05:36 , Processed in 0.075250 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块