EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 438 439 440 441442443 444 445 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 请教16bit除法器如何拆成8bit除法器？	atlandis 2014-10-22	32662	atlandis 2014-10-23 09:20
[原创] 求教流水线除法的设计	atlandis 2014-10-20	42616	atlandis 2014-10-23 09:15
[求助] modelsim仿真怎样查看模块内部实例化出的模块内的信号？	shiftc 2012-5-6	47948	kerwinash 2014-10-23 09:04
[求助] verilog中的default应该赋什么样的值	ls199007 2014-10-22	35250	ls199007 2014-10-22 23:07
[求助] 如何解决这个数学问题？求帮助！ ...2	amabag 2014-10-13	114728	jxk304 2014-10-22 21:40
[求助] 紧急求助关于移位以及接收数据的问题！！！	huawuque 2014-10-22	02159	huawuque 2014-10-22 20:03
[求助] 将microblaze作为ise子模块，bram出错	taogehhao 2013-6-3	25317	fanghappy 2014-10-22 17:22
[求助] vcco的问题	ailnyg 2014-10-22	02070	ailnyg 2014-10-22 17:11
[求助] 两个AD芯片时钟不同源，FPGA输入的两路数字中频应如何处理？	squirrel_216 2014-10-17	43812	zhaojingzb 2014-10-22 16:46
[原创] 求助：Arduino 板子验证I2C	atlandis 2013-5-28	83334	ralphtw 2014-10-22 15:08
[求助] 数字IC工程师和FPGA工程师的区别？	wuleitju 2014-10-21	33919	chencsw 2014-10-22 14:37
[求助] SDRAM的时序原理应该从那些资料看起感觉没有头绪	kittyhy123456 2014-10-19	32286	hikerwang 2014-10-22 14:24
[求助] SDC约束：FIT阶段与TIMEQUEST阶段使用不同约束	hba24 2014-10-22	02083	hba24 2014-10-22 13:53
[求助] Zynq PL可否使用外部时钟或将外部信号加入敏感列表？	lobster1989 2014-10-22	04453	lobster1989 2014-10-22 11:58
[求助] DCT 综合问题请教	adamsogood 2014-10-22	02412	adamsogood 2014-10-22 09:55
[讨论] 关于AXI 总线中SlvErr和DecErr的使用	fanna 2013-8-21	416216	zqdc77 2014-10-22 00:14
[求助] 哪位好心人能够发给我 ISE的中文教程比较详细基础的	kittyhy123456 2014-10-19	11888	shiyinjita 2014-10-21 21:30
[求助] DDR2仿真问题	lxt1020 2014-10-18	12836	shiyinjita 2014-10-21 21:29
[原创] 集成电路高技能人才 - 上海张江创新学院数字电路IC培训 - 10月中旬开课	张江学院IC培训 2014-9-3	54394	hfyfpga 2014-10-21 21:29
[求助] pcie buf_av为1，有人知道什么原因吗，给个思路	iter_1 2014-10-15	11882	shiyinjita 2014-10-21 21:26
[讨论] LVDS时钟线可否一分为二？	半人小马 2014-10-14	14845	shiyinjita 2014-10-21 21:26
[求助] 请教高手看到有的verilog代码里非阻塞复制都加入1个单位的惯性时延，这个作用是啥	wupenghhr 2014-10-2	53371	creazystone 2014-10-21 21:00
[求助] quartus ii 13 版本把器件库安装问题	新嘴小王安子 2014-10-21	01436	新嘴小王安子 2014-10-21 19:33
[求助] FPGA和数字IC那个方向更好	kittyhy123456 2014-10-19	22363	wuleitju 2014-10-21 17:43
[求助] JPEG2000图像压缩硬件实现	baona91 2014-10-21	01935	baona91 2014-10-21 17:07
[求助] xilinx的FIR的IP核输出的数据采样频率不对。	yamateh 2014-10-17	12613	sss08_leon 2014-10-21 15:32
[原创] 求大神，给讲解一下，这个问题	DKCJ02 2014-10-20	13161	crystalkds 2014-10-21 15:05
[原创] LVDS输入接口如何配置OCT?	sharbioue 2014-10-21	01874	sharbioue 2014-10-21 13:14
[求助] ISE13.4中利用IP generator生成了一个fifo，9K Block RAM的错误	harrygood553 2013-4-1	46349	xdh1009 2014-10-21 10:48
[讨论] 终于，我也遇到了时序问题了（刚才发错地方了） ...2	greenapl1985 2014-9-28	176436	csyyj 2014-10-21 10:37
[求助] dc_shell>下，如何运行.sh文件，小弟初次接触，不知道命令	W13675308408 2014-10-13	31862	mylove2 2014-10-21 00:39
[求助] get_cells get_pins get_ports get_nets区别	W13675308408 2014-10-13	37460	mylove2 2014-10-21 00:37
[求助] 问一些关于数字前端的事 ...2	284294022 2012-10-9	104803	wuleitju 2014-10-20 22:12
[求助] 有人仿真过Altera的pcie设计吗？	coyoo 2014-10-20	12869	coyoo 2014-10-20 16:23
[求助] DC综合怎么确定合适的线载模型	thostones 2014-10-17	54921	thostones 2014-10-20 16:19

1 ... 438 439 440 441442443 444 445 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 13

快速发帖

浏览过的版块

站长推荐 /1