在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] 如何将多个时钟周期的电平信号转化为一个时钟周期的脉冲信号? zhuyuefeng2009 2014-10-6 84492 zhuyuefeng2009 2014-10-11 16:48
[求助] 关于altera的altgx IPcore的问题 caiying1909 2012-9-21 64478 zsk1024 2014-10-11 15:57
[求助] ISE map fanny_haiyun 2014-10-10 33175 j200681106 2014-10-11 15:11
[求助] 求助verilog运算截取表述方式 bellinwater 2014-10-9 74643 layueliuhuo 2014-10-11 14:51
[原创] 32位流水线加法器verilog woai2020 2014-10-11 02900 woai2020 2014-10-11 12:19
[求助] 有玩过AT89S52的么?问个问题,希望高手解答 lunmag 2014-10-11 01841 lunmag 2014-10-11 11:51
[原创] FPGA 110chb 2014-10-11 02449 110chb 2014-10-11 11:50
[求助] VIVADO 在输入输出管脚没有接到I/O时怎么才能保证在布局布线时资源不被优化 leafboat 2014-7-29 512503 zhangwei0814 2014-10-11 09:52
关于 XILINX Zynq 极客挑战赛 评审结果 精华1  ...23 jackzhang 2014-9-23 259695 ahcene2035 2014-10-10 15:56
[求助] DMA问题求助 a290727130 2014-10-10 02471 a290727130 2014-10-10 15:03
[求助] 求问“系统工程师”这个职位前途怎么样? 渐行渐远 2014-10-10 11949 渐行渐远 2014-10-10 14:46
[求助] altera的Scaler的使用 a52581120 2012-2-11 14651 lbyzsf 2014-10-10 14:31
[求助] verilog里%z是什么格式? linghuqiubai 2014-10-10 01825 linghuqiubai 2014-10-10 11:45
[求助] 用DDR3mig做仿真时,出了点问题,请大侠拔刀相助 Marksv5 2014-10-8 32230 zhaojingzb 2014-10-10 10:58
[求助] 画状态机,接受1,2,5分钱的卖报机,每份报纸5分钱 twtw4747 2014-10-9 23933 zhaojingzb 2014-10-10 10:52
[求助] synplify2013.9无法生成网表 cgssuccess 2014-8-17 12352 xu373297464 2014-10-10 09:48
[求助] PT报setup timing,start point clock的incr不为0 fendate 2014-10-10 12171 wgej1987 2014-10-10 09:40
[求助] FPGA时序设计 baobao697841 2014-10-9 12336 baobao697841 2014-10-9 17:47
[求助] testbench系统框图是顶层框图吗 上官紫虞 2014-10-9 01548 上官紫虞 2014-10-9 14:22
[求助] testbench系统框图是顶层框图吗 上官紫虞 2014-10-9 01879 上官紫虞 2014-10-9 14:19
[求助] 求大神帮忙写一个testbench feiyufox 2014-10-9 11856 A1985 2014-10-9 13:51
[求助] 求帮忙指点写一个testbench feiyufox 2014-10-9 01588 feiyufox 2014-10-9 10:18
[求助] 求书Verilog HDL, Samir Palnitkar, 2nd edition, Prentice Hall 2003 ltthrb 2013-2-5 32359 gtj 2014-10-9 10:12
[求助] fpga中IO类型 npn 2014-10-8 22556 npn 2014-10-8 22:58
[讨论] CPLD中如何做一个自动双向IO qzhong 2013-7-31 33432 jxfzysf 2014-10-8 17:06
[求助] 布局布线的时候遇到congestion的问题无法通过 nonethere 2014-10-8 01942 nonethere 2014-10-8 16:58
[求助] 蓝牙4.0 link controller 建链 davidyang1983 2014-10-3 22159 davidyang1983 2014-10-8 16:02
[求助] 能不能将generate语句写到task中? zhuyuefeng2009 2014-10-7 42167 iidestiny 2014-10-8 15:17
[求助] 弱问关于FPGA的综合和优化 linghuqiubai 2014-9-24 42538 linghuqiubai 2014-10-8 09:17
[原创] 中国第一家FPGA公司京微雅格横空出世  ...234 fpga20100522 2012-10-10 3813385 月下枯竹 2014-10-7 10:48
[求助] Xilinx translate error 国科海天 2014-10-6 12446 国科海天 2014-10-6 21:31
dump 出的vhdl波形debussy不认识  ...2 jiangm_bj 2008-8-28 1417011 leonardo_z 2014-10-6 19:38
[求助] 关于Xilinx里面的SRL16使用方法 JIANGXHUA 2014-10-6 36130 JIANGXHUA 2014-10-6 15:59
[求助] modelsim 10.1c用哪个verdi版本合适? leonardo_z 2014-10-5 03121 leonardo_z 2014-10-5 21:59
[原创] 有谁有关于如何写好FSM集资料的xdjm? 急用 Turbo_Jet 2014-4-19 12040 dpzhanght 2014-10-4 18:45
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 20:43 , Processed in 0.059441 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块