数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 444 445 446 447448449 450 451 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 请问SOC设计中SRAM算是功耗大头吗？	ttxs2009 2013-7-6	45283	ralphtw 2014-10-23 16:19
[招聘] 北京中星微诚聘数字IC EDA flow工程师	szhr 2014-10-23	02438	szhr 2014-10-23 16:17
[招聘] 北京中星微诚聘数字IC设计工程师	szhr 2014-10-23	02076	szhr 2014-10-23 16:13
[求助] SRAM ...2	rf_mw 2012-6-26	146580	ralphtw 2014-10-23 16:01
[求助] 写Verilog时候如果有复位功能，是不是要将所有的寄存器都复位？	unionten 2014-10-23	24204	zhaojingzb 2014-10-23 15:35
怎样对外部SB-SRAM进行仿真	shadow 2004-4-8	64277	ralphtw 2014-10-23 14:00
[求助] 一个关于SRAM设计的问题，希望大神们不吝赐教哈	jinglong_zhou 2013-8-6	44806	ralphtw 2014-10-23 13:31
[求助] Replace Pioneer	qq304150939 2014-10-23	02541	qq304150939 2014-10-23 13:20
[求助] 关于quartus13.0sopcbuilder	JimmyK 2014-10-23	01898	JimmyK 2014-10-23 12:01
对于“题目二：基于ARM的CRC算法和基于FPGA的算法性能比较”评分标准提出的疑问精华1	sdoyxb 2014-10-14	54508	jackzhang 2014-10-23 11:07
[求助] 基于SMC的usb3500接口，如何测试自己的USB设计	weisy5 2014-10-23	02155	weisy5 2014-10-23 10:00
[原创] 请教16bit除法器如何拆成8bit除法器？	atlandis 2014-10-22	32820	atlandis 2014-10-23 09:20
[原创] 求教流水线除法的设计	atlandis 2014-10-20	42800	atlandis 2014-10-23 09:15
[求助] modelsim仿真怎样查看模块内部实例化出的模块内的信号？	shiftc 2012-5-6	48097	kerwinash 2014-10-23 09:04
[求助] verilog中的default应该赋什么样的值	ls199007 2014-10-22	35458	ls199007 2014-10-22 23:07
[求助] 如何解决这个数学问题？求帮助！ ...2	amabag 2014-10-13	115054	jxk304 2014-10-22 21:40
[求助] 紧急求助关于移位以及接收数据的问题！！！	huawuque 2014-10-22	02280	huawuque 2014-10-22 20:03
[求助] 将microblaze作为ise子模块，bram出错	taogehhao 2013-6-3	25528	fanghappy 2014-10-22 17:22
[求助] vcco的问题	ailnyg 2014-10-22	02258	ailnyg 2014-10-22 17:11
[求助] 两个AD芯片时钟不同源，FPGA输入的两路数字中频应如何处理？	squirrel_216 2014-10-17	43983	zhaojingzb 2014-10-22 16:46
[原创] 求助：Arduino 板子验证I2C	atlandis 2013-5-28	83552	ralphtw 2014-10-22 15:08
[求助] 数字IC工程师和FPGA工程师的区别？	wuleitju 2014-10-21	34143	chencsw 2014-10-22 14:37
[求助] SDRAM的时序原理应该从那些资料看起感觉没有头绪	kittyhy123456 2014-10-19	32398	hikerwang 2014-10-22 14:24
[求助] SDC约束：FIT阶段与TIMEQUEST阶段使用不同约束	hba24 2014-10-22	02302	hba24 2014-10-22 13:53
[求助] Zynq PL可否使用外部时钟或将外部信号加入敏感列表？	lobster1989 2014-10-22	04632	lobster1989 2014-10-22 11:58
[求助] DCT 综合问题请教	adamsogood 2014-10-22	02566	adamsogood 2014-10-22 09:55
[讨论] 关于AXI 总线中SlvErr和DecErr的使用	fanna 2013-8-21	416763	zqdc77 2014-10-22 00:14
[求助] 哪位好心人能够发给我 ISE的中文教程比较详细基础的	kittyhy123456 2014-10-19	11982	shiyinjita 2014-10-21 21:30
[求助] DDR2仿真问题	lxt1020 2014-10-18	13100	shiyinjita 2014-10-21 21:29
[原创] 集成电路高技能人才 - 上海张江创新学院数字电路IC培训 - 10月中旬开课	张江学院IC培训 2014-9-3	54600	hfyfpga 2014-10-21 21:29
[求助] pcie buf_av为1，有人知道什么原因吗，给个思路	iter_1 2014-10-15	11963	shiyinjita 2014-10-21 21:26
[讨论] LVDS时钟线可否一分为二？	半人小马 2014-10-14	15080	shiyinjita 2014-10-21 21:26
[求助] 请教高手看到有的verilog代码里非阻塞复制都加入1个单位的惯性时延，这个作用是啥	wupenghhr 2014-10-2	53560	creazystone 2014-10-21 21:00
[求助] quartus ii 13 版本把器件库安装问题	新嘴小王安子 2014-10-21	01523	新嘴小王安子 2014-10-21 19:33
[求助] FPGA和数字IC那个方向更好	kittyhy123456 2014-10-19	22531	wuleitju 2014-10-21 17:43

1 ... 444 445 446 447448449 450 451 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2