EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 444 445 446 447448449 450 451 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Quartus中逻辑锁怎么设置？	成长中的原始人 2014-9-17	22437	成长中的原始人 2014-9-22 09:56
[求助] XILINX ISE 布线，出现Designs are not completely routed	gmm.dl.cn 2013-10-30	713576	vgboy8866 2014-9-21 20:46
[求助] 关于setup/hold time求解： ...2	qing_icefire 2012-10-1	106845	a1032077316 2014-9-21 15:34
[求助] assign 左右值不等，咋回事	thostones 2014-8-28	73333	lxw543 2014-9-21 14:07
[求助] quartus12下使用nios2的操蛋问题	basbaba 2013-8-12	15908	vetusware 2014-9-21 10:13
[求助] 请教如何满足外部器件或IP核的建立保持时间	wmh 2014-9-20	12379	wmh 2014-9-21 09:17
[求助] modelsim做综合后仿真，为什么复位信号出现2us后寄存器才被复位 ...2 3	shxr 2011-12-22	216756	xiaocheng12345 2014-9-20 10:02
[求助] 灵异事件！Vmware会自动换MAC？？？	sicheng139 2010-7-4	95319	rushtoee 2014-9-20 09:58
[求助] integer语法请教？	cihchenlin 2014-9-19	23692	cihchenlin 2014-9-20 08:56
[求助] 如何看写的systemverilog代码中写的covergroup覆盖率（在modelsim中）	zuiqiangzhe 2013-7-2	38203	tmcb 2014-9-19 23:02
[原创] 请问是Spartan-3AN的安全型好，还是Virtex-6的?	walkingsun 2014-9-19	01915	walkingsun 2014-9-19 20:20
[求助] fpga在block设计时，需要合并引脚时怎么做	成长中的原始人 2014-9-15	74318	成长中的原始人 2014-9-19 17:04
【原创】ASIC/FPGA随笔 ...2 3 4 5 6..8	brucezhan 2009-2-27	7822595	zpf2014 2014-9-19 10:15
[原创] signalTapII 调试SDRAM没有时钟信号的问题	zd_2014 2014-9-10	73336	xushuai_hit53 2014-9-19 08:06
[求助] 在做Verilog综合的时候出现这种错误，请大神分析下	shenxiulei 2014-8-28	11741	tianhaibo7 2014-9-18 19:59
Verilog HDL里的＃是什么意思？ ...2	xzffff 2003-8-21	1011178	tianhaibo7 2014-9-18 19:39
[求助] 求数字电位器的例子	成长中的原始人 2014-9-16	12392	成长中的原始人 2014-9-18 09:38
[求助] encountered 中IO分配文件如何写	白云黑土 2014-9-15	42172	白云黑土 2014-9-18 09:30
[求助] 求助：sharp bs2f7vz0194a一体化调谐器	一叶知秋wzw 2014-9-18	02299	一叶知秋wzw 2014-9-18 08:50
求教!!! Lattice XP2 FPGA 扫描器件失败, JTAG-NOP	jamyce 2009-7-7	26161	pansy 2014-9-17 17:39
[原创] 为什么下面的perl，linux可以识别，windows不能？	atlandis 2014-9-3	43326	立青 2014-9-17 16:56
[求助] vivado 新手求助	denifee 2014-9-17	01906	denifee 2014-9-17 15:20
[求助] pipeline问题，三级流水第二级要注意什么	我擦泪 2014-9-15	22114	我擦泪 2014-9-17 14:00
[求助] 怎么把算法转化成精巧的电路结构啊，有什么技巧啊？	zhuyuefeng2009 2014-9-16	32073	neufeifatonju 2014-9-17 09:50
[求助] FPGA在线升级	574920045 2014-9-12	53206	adrian7 2014-9-16 17:04
[求助] xilinx pcie ipcore 仿真问题	by991 2013-12-20	53177	RunningA 2014-9-16 15:16
[求助] 关于modelsim读取图像文件问题	zhangbinbin92 2014-9-15	13394	cutfor 2014-9-16 09:04
[求助] 关于verilog用非阻塞延时表示传输延时和综合的问题	inkhay 2014-9-13	23107	inkhay 2014-9-16 06:57
[求助] 请教高手DC 后门级仿真高阻态的问题	14072083 2013-4-27	94661	sunjianhui 2014-9-15 17:32
[求助] non-global control signal	子夜风尘 2014-9-15	04493	子夜风尘 2014-9-15 16:19
[求助] FPGA pin分配的问题	fuu0516 2014-9-14	22135	成长中的原始人 2014-9-15 14:56
[讨论] UVM 经典问题问答	我擦泪 2014-8-21	12224	我擦泪 2014-9-15 14:40
[求助] 敏感变量写错，综合时会出现什么问题呢？？	chanon 2014-9-15	12517	arthur_wang_orz 2014-9-15 13:16
[求助] 请问上电后，为什么ZYNQ的输出ddr的复位信号一直为低？	wandtdk 2014-9-15	01626	wandtdk 2014-9-15 10:34
[求助] 小米4手机带的红外功能，应该是无芯片红外方案吧？而不是lattice芯片	iamtruss 2014-9-15	23456	iamtruss 2014-9-15 10:33

1 ... 444 445 446 447448449 450 451 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1