在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于ISE里自己写tb文件 tcswyy999 2014-9-23 01678 tcswyy999 2014-9-23 10:20
[求助] 【求助】问问关于状态机的问题? wickay 2014-9-22 12666 成长中的原始人 2014-9-23 10:17
[讨论] xilinx FIFO使用 国科海天 2014-9-17 56959 国科海天 2014-9-22 16:46
[求助] 怎么通过参数传递调用xilinx ipcore goddade 2014-6-19 52603 504472832 2014-9-22 12:53
[求助] FPGA导入软核做控制,替代MCU,发现出现中低频噪声。求助。 wlw1129 2014-9-19 52896 wgej1987 2014-9-22 10:43
[求助] Quartus中逻辑锁怎么设置? 成长中的原始人 2014-9-17 22479 成长中的原始人 2014-9-22 09:56
[求助] XILINX ISE 布线,出现Designs are not completely routed gmm.dl.cn 2013-10-30 713644 vgboy8866 2014-9-21 20:46
[求助] 关于setup/hold time求解:  ...2 qing_icefire 2012-10-1 106942 a1032077316 2014-9-21 15:34
[求助] assign 左右值不等,咋回事 thostones 2014-8-28 73399 lxw543 2014-9-21 14:07
[求助] quartus12下使用nios2的操蛋问题 basbaba 2013-8-12 15939 vetusware 2014-9-21 10:13
[求助] 请教如何满足外部器件或IP核的建立保持时间 wmh 2014-9-20 12418 wmh 2014-9-21 09:17
[求助] modelsim做综合后仿真,为什么复位信号出现2us后寄存器才被复位  ...23 shxr 2011-12-22 216851 xiaocheng12345 2014-9-20 10:02
[求助] 灵异事件!Vmware会自动换MAC??? sicheng139 2010-7-4 95356 rushtoee 2014-9-20 09:58
[求助] integer语法请教? cihchenlin 2014-9-19 23732 cihchenlin 2014-9-20 08:56
[求助] 如何看写的systemverilog代码中写的covergroup覆盖率(在modelsim中) zuiqiangzhe 2013-7-2 38225 tmcb 2014-9-19 23:02
[原创] 请问是Spartan-3AN的安全型好,还是Virtex-6的? walkingsun 2014-9-19 01936 walkingsun 2014-9-19 20:20
[求助] fpga在block设计时,需要合并引脚时怎么做 成长中的原始人 2014-9-15 74383 成长中的原始人 2014-9-19 17:04
【原创】ASIC/FPGA随笔  ...23456..8 brucezhan 2009-2-27 7822942 zpf2014 2014-9-19 10:15
[原创] signalTapII 调试SDRAM没有时钟信号的问题 zd_2014 2014-9-10 73365 xushuai_hit53 2014-9-19 08:06
[求助] 在做Verilog综合的时候出现这种错误,请大神分析下 shenxiulei 2014-8-28 11767 tianhaibo7 2014-9-18 19:59
Verilog HDL里的#是什么意思?  ...2 xzffff 2003-8-21 1011225 tianhaibo7 2014-9-18 19:39
[求助] 求数字电位器的例子 成长中的原始人 2014-9-16 12426 成长中的原始人 2014-9-18 09:38
[求助] encountered 中IO分配文件如何写 白云黑土 2014-9-15 42216 白云黑土 2014-9-18 09:30
[求助] 求助:sharp bs2f7vz0194a一体化调谐器 一叶知秋wzw 2014-9-18 02339 一叶知秋wzw 2014-9-18 08:50
求教!!! Lattice XP2 FPGA 扫描器件失败, JTAG-NOP jamyce 2009-7-7 26195 pansy 2014-9-17 17:39
[原创] 为什么下面的perl,linux可以识别,windows不能? atlandis 2014-9-3 43373 立青 2014-9-17 16:56
[求助] vivado 新手求助 denifee 2014-9-17 01936 denifee 2014-9-17 15:20
[求助] pipeline问题,三级流水第二级要注意什么 我擦泪 2014-9-15 22151 我擦泪 2014-9-17 14:00
[求助] 怎么把算法转化成精巧的电路结构啊,有什么技巧啊? zhuyuefeng2009 2014-9-16 32121 neufeifatonju 2014-9-17 09:50
[求助] FPGA在线升级 574920045 2014-9-12 53284 adrian7 2014-9-16 17:04
[求助] xilinx pcie ipcore 仿真问题 by991 2013-12-20 53225 RunningA 2014-9-16 15:16
[求助] 关于modelsim读取图像文件问题 zhangbinbin92 2014-9-15 13437 cutfor 2014-9-16 09:04
[求助] 关于verilog用非阻塞延时表示传输延时和综合的问题 inkhay 2014-9-13 23159 inkhay 2014-9-16 06:57
[求助] 请教高手DC 后门级仿真高阻态的问题 14072083 2013-4-27 94716 sunjianhui 2014-9-15 17:32
[求助] non-global control signal 子夜风尘 2014-9-15 04519 子夜风尘 2014-9-15 16:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-4 12:47 , Processed in 0.051338 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块