数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31224|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 443 444 445 446447448 449 450 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA板上验证：SDK 结果与 CHIPESCOPE 结果不一致问题？	绝歌lilin14 2014-10-11	22592	绝歌lilin14 2014-10-13 08:37
求FPGA最小系统原理图 ...2 3 4 5 6..9	dalewu 2007-9-9	8230710	atom1108 2014-10-12 23:40
[求助] modelsim 仿真 QuartusII FIR IP核无输出	球球JK 2011-11-22	85919	jeffrey3594 2014-10-12 22:47
[求助] 有没有带时序的ALU电路或者芯片？	liuzexue 2014-10-12	02082	liuzexue 2014-10-12 22:27
[求助] AX88180以太网丢包原因求助	shenqixian 2014-8-31	14349	向心力 2014-10-12 18:54
[求助] aurora协议中的Framing和Streaming模式有啥区别？？？	坤子 2014-9-22	13317	向心力 2014-10-12 18:43
[求助] 关于FPGA 开发板上flash的调用	wushuai420 2014-10-11	12460	mentoruser 2014-10-12 12:09
[求助] 谁知道一些FPGA用于IC测试的开发板或者一些现成的开发板	Eleven_wsy 2014-10-11	01622	Eleven_wsy 2014-10-11 23:46
DC综合后如何使用modelsim后仿真 ...2 3	xingwaixin 2009-6-1	2410388	向日葵SUNNY 2014-10-11 19:17
[求助] VHDL 转 Verilog 求助。 input port 是 integer	zero_0 2014-10-9	42946	zero_0 2014-10-11 17:12
[求助] VHDL转Verilog求助	zero_0 2014-10-11	02686	zero_0 2014-10-11 17:01
[求助] 如何将多个时钟周期的电平信号转化为一个时钟周期的脉冲信号？	zhuyuefeng2009 2014-10-6	84635	zhuyuefeng2009 2014-10-11 16:48
[求助] 关于altera的altgx IPcore的问题	caiying1909 2012-9-21	64555	zsk1024 2014-10-11 15:57
[求助] ISE map	fanny_haiyun 2014-10-10	33283	j200681106 2014-10-11 15:11
[求助] 求助verilog运算截取表述方式	bellinwater 2014-10-9	74818	layueliuhuo 2014-10-11 14:51
[原创] 32位流水线加法器verilog	woai2020 2014-10-11	03021	woai2020 2014-10-11 12:19
[求助] 有玩过AT89S52的么？问个问题，希望高手解答	lunmag 2014-10-11	01942	lunmag 2014-10-11 11:51
[原创] FPGA	110chb 2014-10-11	02498	110chb 2014-10-11 11:50
[求助] VIVADO 在输入输出管脚没有接到I/O时怎么才能保证在布局布线时资源不被优化	leafboat 2014-7-29	512664	zhangwei0814 2014-10-11 09:52
关于 XILINX Zynq 极客挑战赛评审结果精华1 ...2 3	jackzhang 2014-9-23	2510202	ahcene2035 2014-10-10 15:56
[求助] DMA问题求助	a290727130 2014-10-10	02599	a290727130 2014-10-10 15:03
[求助] 求问“系统工程师”这个职位前途怎么样？	渐行渐远 2014-10-10	11996	渐行渐远 2014-10-10 14:46
[求助] altera的Scaler的使用	a52581120 2012-2-11	14771	lbyzsf 2014-10-10 14:31
[求助] verilog里%z是什么格式？	linghuqiubai 2014-10-10	01872	linghuqiubai 2014-10-10 11:45
[求助] 用DDR3mig做仿真时，出了点问题，请大侠拔刀相助	Marksv5 2014-10-8	32299	zhaojingzb 2014-10-10 10:58
[求助] 画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱	twtw4747 2014-10-9	24061	zhaojingzb 2014-10-10 10:52
[求助] synplify2013.9无法生成网表	cgssuccess 2014-8-17	12452	xu373297464 2014-10-10 09:48
[求助] PT报setup timing，start point clock的incr不为0	fendate 2014-10-10	12243	wgej1987 2014-10-10 09:40
[求助] FPGA时序设计	baobao697841 2014-10-9	12400	baobao697841 2014-10-9 17:47
[求助] testbench系统框图是顶层框图吗	上官紫虞 2014-10-9	01601	上官紫虞 2014-10-9 14:22
[求助] testbench系统框图是顶层框图吗	上官紫虞 2014-10-9	01929	上官紫虞 2014-10-9 14:19
[求助] 求大神帮忙写一个testbench	feiyufox 2014-10-9	11942	A1985 2014-10-9 13:51
[求助] 求帮忙指点写一个testbench	feiyufox 2014-10-9	01683	feiyufox 2014-10-9 10:18
[求助] 求书Verilog HDL, Samir Palnitkar, 2nd edition, Prentice Hall 2003	ltthrb 2013-2-5	32449	gtj 2014-10-9 10:12
[求助] fpga中IO类型	npn 2014-10-8	22664	npn 2014-10-8 22:58

1 ... 443 444 445 446447448 449 450 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31224|排名: 5

快速发帖

浏览过的版块

站长推荐 /2