在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 有没有讲基于FPGA的关于视频采集、处理、存储、显示等的书籍 Lynn3080 2014-10-27 01554 Lynn3080 2014-10-27 23:04
[求助] verilog语法看了,程序也编了一些,然后怎么做提高啊? renlei 2014-10-26 22348 renlei 2014-10-27 18:25
[求助] RNRZ_L随机不归零码的定义是什么? fascinate_lyd98 2014-10-27 03701 fascinate_lyd98 2014-10-27 15:28
[求助] 求解关于一道笔试题,用Verilog编一个接口转换电路  ...2345 yiyunzisu 2013-6-18 4022379 成长中的原始人 2014-10-27 14:55
[求助] xilinx,bram的functional model 仿真问题 puyaraimondii 2014-10-25 33103 zhaojingzb 2014-10-27 10:50
[原创] 请教关于verilog两模块输出信号如何同步的问题 lekin2003 2014-10-25 32670 jun_dahai 2014-10-27 09:31
[讨论] 有人做过关于存储器的寿命试验吗 Thin_king 2014-10-26 12939 chengroc 2014-10-27 09:05
[讨论] 如何生成0位宽信号 似水如烟 2014-10-23 43108 似水如烟 2014-10-27 08:58
[求助] 关于FPGA封装标识 xiaomage123 2014-10-26 12237 yadog 2014-10-27 08:08
[求助] 请教个CPU异步接口转成local的问题 nicholas08 2014-10-26 02480 nicholas08 2014-10-26 19:56
[讨论] 海思半导体的待遇如何?硕士毕业4年,4年图像算法+verilog coding经验 lekin2003 2014-10-25 12945 阿a却 2014-10-26 15:47
[求助] Xilinx 7系列FPGA的T_DCI特性 linghuqiubai 2014-10-22 12638 linghuqiubai 2014-10-26 14:17
[求助] Kintex-7 FPGA终端电阻的开启和关断时间(已解决) linghuqiubai 2014-10-20 12316 linghuqiubai 2014-10-26 14:15
[求助] 弱问FPGA的三态输出buffer linghuqiubai 2014-10-26 22770 linghuqiubai 2014-10-26 14:06
[求助] 新手请教Verilog语法问题 shishenren 2014-10-24 32422 yadog 2014-10-26 13:10
[求助] 请教关于用普通逻辑实现memory compiler产生的memory的功能 risccpu 2011-3-15 82598 zhangdq 2014-10-26 11:07
[求助] 用FPGA往SRAM芯片中写数据,重复写多次才能写入,怎么解决? 322512lu 2014-9-10 83657 zhangdq 2014-10-26 10:57
[求助] QUARTUS II 64-BITS DKCJ02 2014-10-26 01652 DKCJ02 2014-10-26 09:50
[求助] modelsim分模块仿真的延时问题  ...2 匡子语 2013-5-19 159157 guodaqn 2014-10-25 18:48
[求助] Vhdl generate语句的嵌套使用问题 ChrisTan 2014-10-25 13413 ChrisTan 2014-10-25 17:21
[原创] 分子分母均为变量的除法器verilog IP lekin2003 2014-10-25 01888 lekin2003 2014-10-25 12:15
[求助] 求助各位大神关于synplify_premier的 回忆那美 2014-10-25 01773 回忆那美 2014-10-25 10:24
[求助] std cell 驱动能力的finger 是什么意思? adamsogood 2014-10-25 02475 adamsogood 2014-10-25 10:17
[求助] 请教ise 添加信号到chipscope后,逻辑不对 cgssuccess 2014-10-23 12441 lwukang 2014-10-24 20:51
[求助] IC工艺工程师相对于IC设计师 那个更好 kittyhy123456 2014-10-19 12337 lik0604 2014-10-24 19:15
[求助] 求助各位大大怎么用Verilog实现这样的时序呢 obwl_rei 2013-6-6 97147 j200681106 2014-10-24 16:34
[求助] 问几个quartus ii 方面的问题 zhangylcloud 2014-10-24 02475 zhangylcloud 2014-10-24 11:53
[求助] 关于Lattice MACHXO2 使用Flash问题 guozihao01gm 2014-10-24 01655 guozihao01gm 2014-10-24 09:51
[原创] VIRTEX4_ weiyu0206 2014-10-23 02492 weiyu0206 2014-10-23 21:52
[求助] 请问我用的FPGA的时钟源和ODDR2的IP核可以用在cpld中吗? zengshaoqing 2014-10-23 03450 zengshaoqing 2014-10-23 21:35
[求助] 16位乘法器的仿真问题 塞外飞侠 2014-10-22 53142 塞外飞侠 2014-10-23 20:39
[招聘] 北京中星微诚聘高级视频编解码算法工程师/视频编解码算法工程师 szhr 2014-10-23 02404 szhr 2014-10-23 16:28
[招聘] 北京中星微诚聘高级视频图像算法工程师/视频图像算法工程师 szhr 2014-10-23 01962 szhr 2014-10-23 16:27
[求助] 有谁用过ARM公司的memory generator? dinsh1 2010-4-28 54388 ralphtw 2014-10-23 16:23
[求助] PT-PX功耗分析 sevid 2014-10-1 35964 chengroc 2014-10-23 16:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 06:20 , Processed in 0.055304 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块