在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[招聘] 北京中星微诚聘数字IC EDA flow工程师 szhr 2014-10-23 02366 szhr 2014-10-23 16:17
[招聘] 北京中星微诚聘数字IC设计工程师 szhr 2014-10-23 02025 szhr 2014-10-23 16:13
[求助] SRAM  ...2 rf_mw 2012-6-26 146451 ralphtw 2014-10-23 16:01
[求助] 写Verilog时候如果有复位功能,是不是要将所有的寄存器都复位? unionten 2014-10-23 24116 zhaojingzb 2014-10-23 15:35
怎样对外部SB-SRAM进行仿真 shadow 2004-4-8 64156 ralphtw 2014-10-23 14:00
[求助] 一个关于SRAM设计的问题,希望大神们不吝赐教哈 jinglong_zhou 2013-8-6 44718 ralphtw 2014-10-23 13:31
[求助] Replace Pioneer qq304150939 2014-10-23 02506 qq304150939 2014-10-23 13:20
[求助] 关于quartus13.0sopcbuilder JimmyK 2014-10-23 01876 JimmyK 2014-10-23 12:01
对于“题目二:基于ARM的CRC算法和基于FPGA的算法性能比较”评分标准提出的疑问 精华1 sdoyxb 2014-10-14 54375 jackzhang 2014-10-23 11:07
[求助] 基于SMC的usb3500接口,如何测试自己的USB设计 weisy5 2014-10-23 02117 weisy5 2014-10-23 10:00
[原创] 请教16bit除法器如何拆成8bit除法器? atlandis 2014-10-22 32751 atlandis 2014-10-23 09:20
[原创] 求教流水线除法的设计 atlandis 2014-10-20 42710 atlandis 2014-10-23 09:15
[求助] modelsim仿真 怎样查看模块内部实例化出的模块内的信号? shiftc 2012-5-6 48036 kerwinash 2014-10-23 09:04
[求助] verilog中的default应该赋什么样的值 ls199007 2014-10-22 35353 ls199007 2014-10-22 23:07
[求助] 如何解决这个数学问题?求帮助!  ...2 amabag 2014-10-13 114925 jxk304 2014-10-22 21:40
[求助] 紧急求助关于移位以及接收数据的问题!!! huawuque 2014-10-22 02232 huawuque 2014-10-22 20:03
[求助] 将microblaze作为ise子模块,bram出错 taogehhao 2013-6-3 25433 fanghappy 2014-10-22 17:22
[求助] vcco的问题 ailnyg 2014-10-22 02194 ailnyg 2014-10-22 17:11
[求助] 两个AD芯片时钟不同源,FPGA输入的两路数字中频应如何处理? squirrel_216 2014-10-17 43906 zhaojingzb 2014-10-22 16:46
[原创] 求助:Arduino 板子验证I2C atlandis 2013-5-28 83461 ralphtw 2014-10-22 15:08
[求助] 数字IC工程师和FPGA工程师的区别? wuleitju 2014-10-21 34062 chencsw 2014-10-22 14:37
[求助] SDRAM的时序原理 应该从那些资料看起 感觉没有头绪 kittyhy123456 2014-10-19 32365 hikerwang 2014-10-22 14:24
[求助] SDC约束:FIT阶段与TIMEQUEST阶段使用不同约束 hba24 2014-10-22 02193 hba24 2014-10-22 13:53
[求助] Zynq PL可否使用外部时钟或将外部信号加入敏感列表? lobster1989 2014-10-22 04554 lobster1989 2014-10-22 11:58
[求助] DCT 综合问题请教 adamsogood 2014-10-22 02508 adamsogood 2014-10-22 09:55
[讨论] 关于AXI 总线中SlvErr和DecErr的使用 fanna 2013-8-21 416477 zqdc77 2014-10-22 00:14
[求助] 哪位好心人能够发给我 ISE的中文教程 比较详细 基础的 kittyhy123456 2014-10-19 11964 shiyinjita 2014-10-21 21:30
[求助] DDR2仿真问题 lxt1020 2014-10-18 13001 shiyinjita 2014-10-21 21:29
[原创] 集成电路高技能人才 - 上海张江创新学院数字电路IC培训 - 10月中旬开课 张江学院IC培训 2014-9-3 54489 hfyfpga 2014-10-21 21:29
[求助] pcie buf_av为1,有人知道什么原因吗,给个思路 iter_1 2014-10-15 11932 shiyinjita 2014-10-21 21:26
[讨论] LVDS时钟线可否一分为二? 半人小马 2014-10-14 14961 shiyinjita 2014-10-21 21:26
[求助] 请教高手 看到有的verilog代码里非阻塞复制都加入1个单位的惯性时延,这个作用是啥 wupenghhr 2014-10-2 53473 creazystone 2014-10-21 21:00
[求助] quartus ii 13 版本把器件库安装问题 新嘴小王安子 2014-10-21 01496 新嘴小王安子 2014-10-21 19:33
[求助] FPGA和数字IC那个方向更好 kittyhy123456 2014-10-19 22460 wuleitju 2014-10-21 17:43
[求助] JPEG2000图像压缩硬件实现 baona91 2014-10-21 01983 baona91 2014-10-21 17:07
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-27 04:13 , Processed in 0.061602 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块