数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31225|排名: 5

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 446 447 448 449450451 452 453 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 跪求：ISE6.2软件	xiyue_007 2014-9-18	22513	huiyuanai3 2014-9-24 14:58
[求助] 弱弱地问一个关于Xilinx原语的问题……	linghuqiubai 2014-9-24	12558	linghuqiubai 2014-9-24 11:43
[求助] "01"detector实现？ ...2	土豆烧牛肉WOW 2014-9-13	104875	土豆烧牛肉WOW 2014-9-24 10:16
[求助] 问一个关于VHDL不用event来表示时钟边沿的问题	zhikai 2014-9-4	94161	zhikai 2014-9-23 23:05
[求助] 请教modelsim仿真s6的mig出现的奇怪现象，感谢一下。	zhicc 2014-9-11	83384	zhicc 2014-9-23 18:15
[原创] signaltap 找不到要采集的信号，一个都没有？？	wangj929281 2014-9-22	67373	成长中的原始人 2014-9-23 15:52
[原创] 请问如何用ncverilog把多个文件编译成一个库	like_lk 2014-9-23	12069	like_lk 2014-9-23 13:11
[求助] quartus ii 工程打开出现问题，求指教？？？ - [已解决]	hitmahao 2014-9-21	510169	hitmahao 2014-9-23 11:04
[求助] 关于ISE里自己写tb文件	tcswyy999 2014-9-23	01698	tcswyy999 2014-9-23 10:20
[求助] 【求助】问问关于状态机的问题？	wickay 2014-9-22	12730	成长中的原始人 2014-9-23 10:17
[讨论] xilinx FIFO使用	国科海天 2014-9-17	57013	国科海天 2014-9-22 16:46
[求助] 怎么通过参数传递调用xilinx ipcore	goddade 2014-6-19	52665	504472832 2014-9-22 12:53
[求助] FPGA导入软核做控制，替代MCU，发现出现中低频噪声。求助。	wlw1129 2014-9-19	52945	wgej1987 2014-9-22 10:43
[求助] Quartus中逻辑锁怎么设置？	成长中的原始人 2014-9-17	22545	成长中的原始人 2014-9-22 09:56
[求助] XILINX ISE 布线，出现Designs are not completely routed	gmm.dl.cn 2013-10-30	713709	vgboy8866 2014-9-21 20:46
[求助] 关于setup/hold time求解： ...2	qing_icefire 2012-10-1	107070	a1032077316 2014-9-21 15:34
[求助] assign 左右值不等，咋回事	thostones 2014-8-28	73464	lxw543 2014-9-21 14:07
[求助] quartus12下使用nios2的操蛋问题	basbaba 2013-8-12	15991	vetusware 2014-9-21 10:13
[求助] 请教如何满足外部器件或IP核的建立保持时间	wmh 2014-9-20	12481	wmh 2014-9-21 09:17
[求助] modelsim做综合后仿真，为什么复位信号出现2us后寄存器才被复位 ...2 3	shxr 2011-12-22	217034	xiaocheng12345 2014-9-20 10:02
[求助] 灵异事件！Vmware会自动换MAC？？？	sicheng139 2010-7-4	95446	rushtoee 2014-9-20 09:58
[求助] integer语法请教？	cihchenlin 2014-9-19	23792	cihchenlin 2014-9-20 08:56
[求助] 如何看写的systemverilog代码中写的covergroup覆盖率（在modelsim中）	zuiqiangzhe 2013-7-2	38272	tmcb 2014-9-19 23:02
[原创] 请问是Spartan-3AN的安全型好，还是Virtex-6的?	walkingsun 2014-9-19	01961	walkingsun 2014-9-19 20:20
[求助] fpga在block设计时，需要合并引脚时怎么做	成长中的原始人 2014-9-15	74433	成长中的原始人 2014-9-19 17:04
【原创】ASIC/FPGA随笔 ...2 3 4 5 6..8	brucezhan 2009-2-27	7823406	zpf2014 2014-9-19 10:15
[原创] signalTapII 调试SDRAM没有时钟信号的问题	zd_2014 2014-9-10	73408	xushuai_hit53 2014-9-19 08:06
[求助] 在做Verilog综合的时候出现这种错误，请大神分析下	shenxiulei 2014-8-28	11803	tianhaibo7 2014-9-18 19:59
Verilog HDL里的＃是什么意思？ ...2	xzffff 2003-8-21	1011314	tianhaibo7 2014-9-18 19:39
[求助] 求数字电位器的例子	成长中的原始人 2014-9-16	12479	成长中的原始人 2014-9-18 09:38
[求助] encountered 中IO分配文件如何写	白云黑土 2014-9-15	42277	白云黑土 2014-9-18 09:30
[求助] 求助：sharp bs2f7vz0194a一体化调谐器	一叶知秋wzw 2014-9-18	02388	一叶知秋wzw 2014-9-18 08:50
求教!!! Lattice XP2 FPGA 扫描器件失败, JTAG-NOP	jamyce 2009-7-7	26262	pansy 2014-9-17 17:39
[原创] 为什么下面的perl，linux可以识别，windows不能？	atlandis 2014-9-3	43422	立青 2014-9-17 16:56
[求助] vivado 新手求助	denifee 2014-9-17	01966	denifee 2014-9-17 15:20

1 ... 446 447 448 449450451 452 453 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 31225|排名: 5

快速发帖

浏览过的版块

站长推荐 /2