EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 447 448 449 450451452 453 454 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] MIG时序仿真错误	高手寂寞 2014-9-9	02181	高手寂寞 2014-9-9 19:56
【灰原哀】MicroZed开发实录-[1]Hello World~!	huiyuanai3 2014-6-14	64894	unicorn7149 2014-9-9 19:36
[原创] looking for an expert on VIVADO.	ieangel 2013-4-18	32414	murphy522 2014-9-9 18:34
[求助] 输出MOS驱动管的电阻RDS 这项指标表示了芯片什么特征	lilinxi4213 2013-11-5	22682	beyond某人 2014-9-9 16:23
[求助] xilinx pcie ip核仿真疑问	tcswyy999 2014-9-5	22185	tcswyy999 2014-9-9 09:43
[求助] modelsim中如何删除多余的opt	wsdsw614825303 2014-9-9	03115	wsdsw614825303 2014-9-9 02:18
求synopsys dc 2004.06 sp2 for linux 的license	chevalier 2006-11-24	44807	zrzf23 2014-9-8 09:18
[求助] 谁能告诉我数字电路的范畴包括哪些东西？	zhuyuefeng2009 2014-9-7	01954	zhuyuefeng2009 2014-9-7 10:04
[讨论] 请大神赐教，为什么程序隔了一个晚上再运行，结果就不对了呢？	fkl523 2014-9-5	32104	liuyang19910625 2014-9-7 09:11
[求助] 综合时为何总提示Input XXX is unused呢	pinggougou 2014-9-4	22917	liuyang19910625 2014-9-7 09:05
[求助] 关于Quartus13.0中SRAM模块	风中的陶子精灵 2014-9-5	01409	风中的陶子精灵 2014-9-5 19:44
[求助] 求助：FPGA资源占用是看Summary中occupied Slices还是Module Level Utilization	文冈双刀 2014-9-5	13640	zhaojingzb 2014-9-5 15:22
[求助] 请教SPARTAN3/3A系列的FPGA,上电后的配置时间大概多久？	xyx_xt 2014-9-5	01618	xyx_xt 2014-9-5 11:08
[求助] XILINX SDK相关，望各位答答	sewer_ninja 2014-9-4	12169	sewer_ninja 2014-9-5 10:03
[求助] ISE如何进行自底向上（Bottom-UP）的综合	ttxs2009 2014-9-4	11979	ttxs2009 2014-9-5 04:10
[求助] 为什么Xilinx FPGA器件中要分几个时钟域呢？	zhuyuefeng2009 2014-6-18	79589	housong 2014-9-4 23:43
verilog hdl 和vhdl哪一个以后比较有用呀？请各位大侠指教 ...2 3 4 5 6..12	没事乱弹琴 2006-2-19	11137226	allen820 2014-9-4 22:30
[求助] quartus12.1时序约束的问题	mushuichen 2014-7-1	12224	3008202060 2014-9-4 22:22
[求助] 时序约束	3008202060 2014-9-2	32468	3008202060 2014-9-4 21:10
[原创] V5 PCIe endpoint block plus 仿真问题 ...2	windlx 2012-8-20	137508	ra3d 2014-9-4 19:06
[求助] 如何在ISE中仿真Core generator生成的FIFO?	乐烁橙 2012-3-1	75065	ra3d 2014-9-4 19:04
【求助】register file如何生成 ...2	lhm1003 2009-9-23	116685	ra3d 2014-9-4 19:03
[求助] 如何使用Core Generator生成的MIG 来控制DDR3进行读写操作?	乐烁橙 2012-12-12	26626	ra3d 2014-9-4 19:01
[求助] ISE 14.1 MAP ERROR	zongkai2003 2013-5-7	24978	csqorpheus 2014-9-4 15:34
[原创] 请教v6的ucf报错的原因	atlandis 2014-9-4	01804	atlandis 2014-9-4 13:56
[求助] 在Planahead中，怎么将未使用的引脚置成FLOAT，ISE中可以很容易的找到这个选项。	wandtdk 2014-9-4	22154	wandtdk 2014-9-4 10:02
questsim 6.3c 对sv 也不是全部都支持的？	dodoee 2009-11-10	58355	ra3d 2014-9-4 00:32
[原创] power compiler 流程	bestyanjun 2010-7-20	33166	zrzf23 2014-9-3 20:49
[求助] planahead14.6问题	还你明珠 2014-9-3	01500	还你明珠 2014-9-3 16:19
[求助] 跳线连接FPGA时应该注意哪些问题？ ...2	fanny_haiyun 2014-8-30	116190	xhy04540451 2014-9-3 12:52
[求助] MV Tools 做MVSIM（UPF）流行吗？	zhq415758192 2014-3-13	22813	zhq415758192 2014-9-3 09:25
FPGA三国志-第一篇/共四篇/不可不看的故事原创！长篇连载！ ...2 3	wisdomz 2008-11-16	2410596	亲爱的伽利略 2014-9-2 21:58
[求助] 请问XILINX具体型号XC3S100E 端口的灌电流和拉电流	djqlyy 2014-9-2	01555	djqlyy 2014-9-2 15:00
[求助] Xilinx PowerPC仿真	longge1986 2014-9-1	01679	longge1986 2014-9-1 22:27
[求助] fpga面试问题求助 ...2	fanghappy 2014-8-27	156016	kalai 2014-9-1 21:35

1 ... 447 448 449 450451452 453 454 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 8

快速发帖

浏览过的版块

站长推荐 /1