求助verilog运算截取表述方式

bellinwater · 发表于 2014-10-9 16:42:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

verilog或者systemverilog的语法使用:比如说我的地址信号addr[31:0],做一个减法运算后需要截取其中的15:2比特。这个怎么用一个表达式实现？
目标实现：
(addr-32'h12345678)[15:3]
目标是用一个表达式来表述。如果分开的话，我明白可以先给一个变量做减法运算。再用差作为新变量取15:3给addr。

圣斗士 · 发表于 2014-10-9 17:47:38

verilog应该实现不了吧，除非自己设计一个减法器。

layueliuhuo · 发表于 2014-10-10 10:29:37

((addr-32'h12345678)>>3)&32‘h00000FFF 不知道可以不

layueliuhuo · 发表于 2014-10-10 10:30:53

((addr-32'h12345678)>>3)&32‘h00001FFF

奋斗的小熊 · 发表于 2014-10-10 10:47:56

addr_tmp = addr - 32'h12345678;
out = addr_tmp[15:3];
这样就可以了

bellinwater · 发表于 2014-10-11 12:36:03

回复 4# layueliuhuo

结果的数值对了，数据位宽还是多了。

bellinwater · 发表于 2014-10-11 12:39:52

回复 5# zhaojingzb

明白这个写法，目标是一个表达式，不分开写。谢谢。

layueliuhuo · 发表于 2014-10-11 14:51:21

回复 4# layueliuhuo

顶多有几个警告，不影响功能的

[求助] 求助verilog运算截取表述方式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2