在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 求救,请问怎么样将BIN文件转成MCS文件,谢谢!! wandtdk 2014-9-3 33335 xduryan 2014-9-11 23:04
[求助] 用PCIE向DDR3里写数据 tcswyy999 2014-9-3 12568 xduryan 2014-9-11 23:02
[求助] 求教一下这道面试题怎么做 lirongxuan 2014-9-10 23229 老阮 2014-9-11 20:41
[求助] 关于CI逻辑持续集成 joeljun 2014-9-11 02465 joeljun 2014-9-11 15:38
[求助] Qsys中on-chip memory问题求助 a290727130 2014-9-11 01900 a290727130 2014-9-11 14:56
[调查] xilinx FPGA时钟设计提问 bavyp10000 2014-8-27 73039 lyinghai 2014-9-11 10:18
[求助] 求教一下这道面试题怎么做 lirongxuan 2014-9-10 52682 wgej1987 2014-9-11 09:49
[求助] [FPGA] 求高手指点如果我想在Xilinx K7上挂4片DDR3能行吗? brucechen2012 2014-6-9 99320 lover2012 2014-9-10 23:26
[求助] xilinx Virtex-4 SelectMAP 接口在低温-5~10℃出现回读错误 wpc400446 2014-2-24 24034 eaglelsb 2014-9-10 16:17
[求助] MIG时序仿真错误 高手寂寞 2014-9-9 02244 高手寂寞 2014-9-9 19:56
【灰原哀】MicroZed开发实录-[1]Hello World~! huiyuanai3 2014-6-14 64953 unicorn7149 2014-9-9 19:36
[原创] looking for an expert on VIVADO. ieangel 2013-4-18 32457 murphy522 2014-9-9 18:34
[求助] 输出MOS驱动管的电阻RDS 这项指标 表示了芯片什么特征 lilinxi4213 2013-11-5 22772 beyond某人 2014-9-9 16:23
[求助] xilinx pcie ip核仿真疑问 tcswyy999 2014-9-5 22260 tcswyy999 2014-9-9 09:43
[求助] modelsim中如何删除多余的opt wsdsw614825303 2014-9-9 03150 wsdsw614825303 2014-9-9 02:18
求synopsys dc 2004.06 sp2 for linux 的license chevalier 2006-11-24 44836 zrzf23 2014-9-8 09:18
[求助] 谁能告诉我数字电路的范畴包括哪些东西? zhuyuefeng2009 2014-9-7 01979 zhuyuefeng2009 2014-9-7 10:04
[讨论] 请大神赐教,为什么程序隔了一个晚上再运行,结果就不对了呢? fkl523 2014-9-5 32144 liuyang19910625 2014-9-7 09:11
[求助] 综合时为何总提示Input XXX is unused呢 pinggougou 2014-9-4 22973 liuyang19910625 2014-9-7 09:05
[求助] 关于Quartus13.0中SRAM模块 风中的陶子精灵 2014-9-5 01436 风中的陶子精灵 2014-9-5 19:44
[求助] 求助:FPGA资源占用是看Summary中occupied Slices还是Module Level Utilization 文冈双刀 2014-9-5 13717 zhaojingzb 2014-9-5 15:22
[求助] 请教SPARTAN3/3A系列的FPGA,上电后的配置时间大概多久? xyx_xt 2014-9-5 01654 xyx_xt 2014-9-5 11:08
[求助] XILINX SDK相关,望各位答答 sewer_ninja 2014-9-4 12268 sewer_ninja 2014-9-5 10:03
[求助] ISE如何进行自底向上(Bottom-UP)的综合 ttxs2009 2014-9-4 12041 ttxs2009 2014-9-5 04:10
[求助] 为什么Xilinx FPGA器件中要分几个时钟域呢? zhuyuefeng2009 2014-6-18 79665 housong 2014-9-4 23:43
verilog hdl 和vhdl哪一个以后比较有用呀?请各位大侠指教  ...23456..12 没事乱弹琴 2006-2-19 11137644 allen820 2014-9-4 22:30
[求助] quartus12.1时序约束的问题 mushuichen 2014-7-1 12274 3008202060 2014-9-4 22:22
[求助] 时序约束 3008202060 2014-9-2 32541 3008202060 2014-9-4 21:10
[原创] V5 PCIe endpoint block plus 仿真问题  ...2 windlx 2012-8-20 137645 ra3d 2014-9-4 19:06
[求助] 如何在ISE中仿真Core generator生成的FIFO? 乐烁橙 2012-3-1 75138 ra3d 2014-9-4 19:04
【求助】register file如何生成  ...2 lhm1003 2009-9-23 116816 ra3d 2014-9-4 19:03
[求助] 如何使用Core Generator生成的MIG 来控制DDR3进行读写操作? 乐烁橙 2012-12-12 26694 ra3d 2014-9-4 19:01
[求助] ISE 14.1 MAP ERROR zongkai2003 2013-5-7 25044 csqorpheus 2014-9-4 15:34
[原创] 请教v6的ucf报错的原因 atlandis 2014-9-4 01838 atlandis 2014-9-4 13:56
[求助] 在Planahead中,怎么将未使用的引脚置成FLOAT,ISE中可以很容易的找到这个选项。 wandtdk 2014-9-4 22227 wandtdk 2014-9-4 10:02
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 05:34 , Processed in 0.059159 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块