EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 448 449 450 451452453 454 455 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] modelsim6.5d中的inout端口问题 ...2	shiyinjita 2011-10-26	175888	浩然若枫 2014-8-25 16:12
[求助] 关于verilog的inout口的仿真问题精华3 ...2 3	ve8736 2010-4-16	2319276	浩然若枫 2014-8-25 16:04
[求助] xilinx axi-dma 和 axi-cdma除了接口外，有什么不同？？	iter_1 2014-8-24	14399	Estatic进灰 2014-8-25 15:20
[原创] 感想	fky490903 2014-8-3	92395	fky490903 2014-8-25 12:25
[求助] 麻烦看一下问题出现在哪里仿真不出正确的波形	热水加冰 2014-8-23	32736	zhaojingzb 2014-8-25 08:46
[求助] 哪位大侠有DFT Compiler Scan User guide，分享下，不甚感激~~ ...2 3	雨打溪风 2010-8-18	248515	ligang1986718 2014-8-24 11:38
[求助] 看资料，ADS仿VCO的用的都是三极管，且都是一个管子，看论文有很多mos管呀	mingjiganen1234 2013-6-24	22445	fky490903 2014-8-23 19:14
[求助] DC中为什么关键路径的slack为正还会有violation？	subrant 2011-9-16	23343	tuguoping1989 2014-8-23 11:05
[原创] 谁有ADS2013.06破解程序	fky490903 2014-8-23	01511	fky490903 2014-8-23 00:41
[求助] 关于auroraIP核问题	我不懂我不懂 2014-8-19	32837	danielran 2014-8-22 15:11
[求助] 求Synplify Premier (Synplify FPGA): I-2013.09-1	southernduck 2014-8-21	12210	danielran 2014-8-22 15:10
[求助] Aurora使用时头文件的问题	linghuqiubai 2014-8-21	32439	danielran 2014-8-22 15:06
[求助] 上拉的信号如何仿真？	fgm1982 2014-8-21	22420	danielran 2014-8-22 14:48
[求助] 请教大虾们这样的时序约束如何添加	misrig001 2014-8-22	12231	danielran 2014-8-22 14:46
请教verilog中TASK可以不带输入输出吗	qq527343816 2009-12-3	53907	zhoushen_kr 2014-8-22 08:57
[求助] spartan-3E最大时钟频率 ...2	zhoushen_kr 2014-7-8	116733	zhoushen_kr 2014-8-22 08:56
[求助] 刚刚开始用task，请指教有没有错误（已经解决，设全局变量） ...2	atlandis 2012-2-10	103153	wsdsw614825303 2014-8-22 02:59
[其它] xilinx vertex6 rocketio（gtx）设置为displayport 配置外包。	xiantongma 2014-8-21	02801	xiantongma 2014-8-21 21:29
[其它] 新人报道打招呼	江珊 2014-8-21	01657	江珊 2014-8-21 14:22
[求助] 关于一段实例引用的代码错误问题	nikeman 2010-3-14	87514	FPGA工程者 2014-8-21 09:59
[求助] xilinx CORDIC 取对数	ailnyg 2013-9-17	46888	zyj2012 2014-8-20 15:58
怎么消除CORDIC算法里的K畸变因子啊	gob2000 2006-2-17	23869	zyj2012 2014-8-20 15:48
[求助] if……else内部的执行顺序 ...2	ruiruio4 2009-12-15	118550	myshuixiang 2014-8-20 12:50
[求助] 急急急急！！core generator问题！！	iter_1 2014-8-20	01731	iter_1 2014-8-20 12:39
[求助] 请教关于dds发送特定周期数正弦波的代码	sunyong0910 2014-8-20	02504	sunyong0910 2014-8-20 10:53
[求助] 关于XILINK开发中在线调试的问题	fascinate_lyd98 2014-8-19	42740	菜鸟要飞 2014-8-20 09:52
[讨论] vhdlcom编译库时如何调用已经编好的库？	zhangjunxf 2014-8-19	13314	zhangjunxf 2014-8-20 09:35
[求助] 小弟请大婶们给分析一下这个verilog-A的程序吧，仿真用～～	Jackioe2012 2014-8-20	02041	Jackioe2012 2014-8-20 09:23
[求助] xilinx 区域约束	yanxing@ 2014-8-15	13726	nvsl519 2014-8-19 19:25
[求助] 有哪些关于Verilog实现算法的书呢	huikong2013 2014-8-16	12427	huikong2013 2014-8-19 19:22
[求助] 求大神破解ETS13	gammer 2014-2-20	43090	zrzf23 2014-8-19 16:51
[求助] 谁有 DW8051 IP 产生程序?	nono2000 2012-11-23	42126	ip_qq3010583137 2014-8-19 14:44
[求助] 有谁用verilong写过ISA串口协议	and12007 2014-8-19	01546	and12007 2014-8-19 13:36
[求助] Verilog中有没有直接截位的函数啊	上官紫虞 2014-8-14	43180	上官紫虞 2014-8-19 13:08
[求助] 仿真时为什么pwm1和pwm3没有输出呢，请前辈们指教啊！！！	ll1057126122 2014-8-19	22628	ll1057126122 2014-8-19 09:41

1 ... 448 449 450 451452453 454 455 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31145|排名: 9

快速发帖

浏览过的版块

站长推荐 /1